毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

采用Serial Rapid IO机制的DSP与FPGA高速数据传输系统设计(4)

时间:2017-05-30 16:13来源:毕业论文
完成事务提供必要的信息。RapidIO支持的逻辑层业务主要是:直接IO/DMA (Direct IO/Direct Memory Access)和消息传递(Message Passing)。 (1)直接IO/DMA 直接IO/DMA模式


完成事务提供必要的信息。RapidIO支持的逻辑层业务主要是:直接IO/DMA (Direct IO/Direct Memory Access)和消息传递(Message Passing)。
(1)直接IO/DMA
直接IO/DMA模式的前提是主设备知道被访问端的存储器映射。主设备可以直接读写从设备的存储器。直接IO/DMA在被访问端的功能往往完全由硬件实现,被访问的器件无任何软件负担。
对上层应用来说,发起直接IO/DMA传输主要需提供以下参数:目地器件ID、数据长度、数据在目地器件存储器中的地址。
直接IO/DMA模式又可进一步分为以下几种传输格式:
NWRITE: 写操作,不要求接收端响应。
NWRITE_R: 带响应的NWRITE(NWRITE with Response),要求接收端响应。
SWRITE:流写(Stream Write),数据长度必须是8字节的整数倍,不要求接收端响应。
NREAD: 读操作。
(2)消息传递
消息传递(Message Passing)模式则类似于以太网的传输方式,它不要求主设备知道被访问设备的存储器状况。数据在被访问设备中的位置则由邮箱号(类似于以太网协议中的端口号)确定。从设备根据接收到的包的邮箱号把数据保存到对应的缓冲区,这一过程无法完全由硬件实现,而需要软件协助。对上层应用来说,发起消息传递主要需提供以下参数:目地器件ID、数据长度、邮箱号。
3 系统总体设计
3.1 系统总体结构
从DSP 的SRIO端口发送的数据速率高达5Gbps,而FPGA的数据处理速率一般为Mbps ,因此需要将高数据率降低为低数据率,可以采用串并转化器,将SRIO端口发送的高速串行信号并行化,与FPGA的速率匹配,从而实现互联。
SRIO分为三层协议,分别为物理层,链路层和逻辑层。首先要实现基于FPGA的SRIO物理硬件平台,包括串并转化部分,FPGA控制部分,时钟部分和电源部分。如图6所示。
图6 系统总体结构
3.2 系统开发工具
EDA技术—以大规模可编程逻辑器件为载体,以硬件描述语言为系统逻辑描述为主要表达方式,以EDA开发软件为设计工具,通过有关的开发软件,自动完成用软件方式设计的电子系统到硬件系统的逻辑转换,直至对于特定目标芯片的逻辑映射、编程下载等工作,最后形成集成电子系或专用集成芯片的一门新技术。简而言之,EDA技术就是利用软件程序和工具来设计并实现硬件产品。EDA技术的出现,极大地提高了电路设计的效率和可行性,并减轻了设计者的劳动强度。
目前,EDA技术已经成为现代电子设计领域的基本手段,涵盖印制电路板(PCB)设计、可编程逻辑器件开发、专用集成芯片设计以及系统验证等诸多领域。

3.2.1 Altium Designer简介
本次应用Altium Designer 来实现硬件电路设计。Altium Designer 提供了唯一一款统一的应用方案,其综合电子产品一体化开发所需的所有必须技术和功能。Altium Designer 在单一设计环境中集成板级和FPGA系统设计、基于FPGA和分立处理器的嵌入式软件开发以及PCB版图设计、编辑和制造。并集成了现代设计数据管理功能,使得Altium Designer成为电子产品开发的完整解决方案-一个既满足当前,也满足未来开发需求的解决方案。

3.2.2 Quartus II简介
本设计采用Quartus II开发软件,其提供了一种与结构无关的全集成化设计环境,使设计者能对Altera的各种产品系列方便地进行设计输入、快速处理和器件编程。Quartus II开发系统具有强大的处理能力和高度的灵活性,它的优点主要表现在以下方面:
1、与结构无关:Quartus II系统的编译程序,支持Altera全部系列的PLD产品,提供与结构无关的设计开发环境,具有强大的逻辑综合与优化功能。 采用Serial Rapid IO机制的DSP与FPGA高速数据传输系统设计(4):http://www.youerw.com/tongxin/lunwen_8091.html
------分隔线----------------------------
推荐内容