毕业论文

打赏
当前位置: 毕业论文 > 电子通信 >

采用Serial Rapid IO机制的DSP与FPGA高速数据传输系统设计(6)

时间:2017-05-30 16:13来源:毕业论文
(2)功能 TLK3101执行数据的并行到串行,串行至并行转换,以及为物理层接口设备时钟提取功能。串行收发器接口最大速度为3.125Gbps。根据所提供的参考时


(2)功能
TLK3101执行数据的并行到串行,串行至并行转换,以及为物理层接口设备时钟提取功能。串行收发器接口最大速度为3.125Gbps。根据所提供的参考时钟(GTX_CLK)率,发射器锁存16位并行数据。内部使用一个8-bit/10-bit编码器将16位并行数据编码为20位并行数据。由此产生的20位数据以20倍(GTX_CLK)时钟速率差分转发。接收器部分对输入数据执行串行到并行转换,依据提取参考时钟(RX_CLK)同步产生的20位宽并行数据。然后20位数据使用8-bit/10-bit的数据解码送至接收引脚(RXD0-15)。

图9 发送数据波形
图10 接收数据波形
(3)电气特性
 
图11  TLK3101电气特性表
其中参数定义如图12所示。
 
图12 参数定义
差分CML的输出摆幅为800mV,对于差分信号,只需要考虑摆幅,共模电位Vcmt的取值要依照设备工作电压,不影响差分信号的连接。由此可见,TLK3101的最大摆幅为795mV,满足要求。

4.1.3 电源模块
电源模块主要为收发器和FPGA提供电源,而电源的选择则要依据收发器和FPGA的功耗来决定。本次采用的电源芯片有LT1959,AM1117-2.5, TI_TPS54231D。
(1)LT1959是开关稳压电源,输入至少4V,输出1.21V以上,电流可达4.5A。可实现5V到3.3V,5V到2.5V,5V到1.8V等。参考电路如图13 所示。
 图13  LT1959通用电路
通过改变R1和R2的值来得到相应的输出电压,公式为
 电容和电感用于滤波。
(2)TI_TPS54231D是一28V,2A非同步降压转换器,输出电压可降至0.8V。应用于机顶盒,CPE设备,液晶显示器,外围设备,电池充电器等产品,工业和汽车音响电源,5V,12V和24V分布式电源系统。本次采用该芯片产生5V电源。 采用Serial Rapid IO机制的DSP与FPGA高速数据传输系统设计(6):http://www.youerw.com/tongxin/lunwen_8091.html
------分隔线----------------------------
推荐内容