其中，AD6645芯片输出的14位数字分别经过缓冲器后接到FPGA模块的一些管脚，等待后续处理。

3。4 FPGA模块

3。4。1 Lattice XP2系列FPGA

      XP2系列FPGA的主要特性如下：

      （1）高性能。3至8个sysDSP块，高性能乘法和累加运算，频率达到325MHz；

      （2）瞬间加载特性。XP2系列FPGA在上电后，会自动从片内Flash中读取器件的配置信息，完成加载。由于并行接口的加载电路，加载配置的速度极快，加载的时间可以低至1ms左右；

      （3）超高的保密性；

      （4）FlashBAK技术。用户可以将EBR中的信息复制到片内Flash中，做到芯片掉电而用户需要存储的数据不丢失；

      （5）TransFR(透明现场升级）技术。TransFR是一种在线的升级技术，目的是最小化系统的中断时间，途径是后台加载，I/O锁定等，这是Lattice芯片所独有的。

      （6）Dual Boot（双启动）技术。保证FPGA可以恢复到用户希望的“出厂配置状态”，从而避免了在线升级失败而导致的系统崩溃。

3。4。2 Lattice XP2硬件设计

图3。6  Lattice XP2与ADC模块的物理连接

3。4。4 信号处理在FPGA中的实现

    ADC模块输出的14位数据经过FPGA内部的缓冲器后一路输入到加法器，另一路通过PLL(锁相环）进入SRAM读写控制。而SRAM读写控制与叠加传送选择逻辑控制之间双向通信，处于叠加状态时，叠加传送选择逻辑控制就把从SRAM读出来的数据传送到加法器的另一端，处于传送状态时，叠加传送选择逻辑控制就把从SRAM读出来的数据送到USB数据线。当一个状态向另一个状态转换时，主状态逻辑控制就起控制作用。除了这些，FPGA还必须具备提供时钟的功能。

                             图3。7  FPGA处理A/D转换的流程图

3。4 A/D转换模块的实物图

图3。8  A/D转换模块的实物图

4 脉冲发生器硬件设计

4。1设计需求：

4路脉冲输出

周期调节范围：，步进20480ns

脉宽调节范围：，步进10ns

延迟调节范围：，步进10ns

4。2 设计方案

本方案基于FPGA和MCU进行设计：

4。2。1 芯片选择

     1。选择FPGA/CPLD的优点在于：

（1）通常能够反复编程和擦除。甚至在外围电路不变的情况下，只要通过软件编程设计不同的片内逻辑就可以实现不同的电路功能。因此，用FPGA/CPLD研发功能样机能够快速占领市场。由于相关通信协议发展迅速，专用集成电路在某些领域赶不上技术的更新换代，这时只能用FPGA/CPLD实施系统的研发。

 （2）FPGA/CPLD涌现出各种功能强大、智能化的开发工具。通过这些工具，设计与输入、功能仿真、综合、综合后仿真、实现与布局布线的功能都可以实现。它们易学易用的特点大大节约了人力物力，产品投入市场的周期也随之缩短。

（3）与MCU相比，FPGA/CPLD的硬件可重构，这是MCU无法做到的。而且MCU主要用C语言编程，以软逻辑实现，指令执行的顺序性、同一时间只能处理一条指令导致了它低速、只能用于简单设计的缺点。反观FPGA/CPLD,以Verilog或者VHDL等硬件语言编程，以硬件逻辑实现，并行执行，速度极高，是复杂逻辑设计和海量数据处理的最佳选择。 FPGA的OTDR实时数据采集与处理+电路图+程序(6):http://www.youerw.com/tongxin/lunwen_95657.html