菜单
　　

        MAX811可以产生符合要求的复位信号，并且可以通过按键实现手动复位。复位电路如图2.14所示。
     
    图2.14  复位电路
    2.2  FPGA系统硬件设计
    2.2.1  FPGA系统功能要求
    为了满足系统总体要求，本课题采用ARM与FPGA协同工作的方案， ARM负责总体控制与数据处理，FPGA产生各种控制时序，FPGA作为ARM的一个外围设备，通过总线与ARM相连。
        FPGA模块功能如图2.15所示，FPGA模块需要输出基带激励信号、对组件参数控制码、定时时序管理码，并具有总线接口。
     
    图2.15  FPGA模块功能框图
    2.2.2  FPGA系统硬件电路设计
        目前生产FPGA的公司主要有Xilinx、Altera、Actel、Lattice、QuickLogic等，生产的FPGA品种和型号繁多。本系统FPGA选择Altera公司的cycloneIII系列EP3C25F256I7芯片。CycloneIII系列采用了TSMC的65nm低功耗工艺，功耗低，具有5K至120K LE，提供商业、工业和扩展温度范围支持，比低成本FPGA性能高出近60％。因此，充分利用CycloneⅢ器件的低功耗和大容量领先优势，可以实现工业市场上的大批量应用。
     FPGA是由存放在片内RAM中的程序来设置其工作状态的，加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失。因此FPGA能够反复使用，当需要修改FPGA功能时，只需换一片EPROM即可。本系统中采用epcs4作为EPROM。
         FPGA与AT91RM9200的连接关系如图2.16所示。
     图2.16  FPGA与AT91RM9200的连接
    2.2.3  AS模式配置
    目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，因此需要外加一片专用的配置芯片。在上电的时候，由这个专用配置芯片把数据加载到FPGA中，FPGA就可以正常工作了。
    本设计采用AS模式配置，如图2.17所示。
    图2.17  AS模式配置
    EPCS(Erasable programmable configurable serial)是串行存贮器，NiosII 不能直接从EPCS中执行程序，它实际上是执行EPCS控制器的片内ROM中的代码（即Bootloader），把EPCS中的程序搬到RAM中执行。
    本课题中FPGA配置数据放在EPCS中，NIOSII程序放在FLASH器件中。FPGA配置芯片和JTAG接口的连接如图2.18所示。
  1. 上一篇：基于虚拟仪器技术太阳能自动跟踪系统的研究与实现
  2. 下一篇：ADS卫星电视天线高频头的原理研究仿真

  1. FHA和PHA的交叉验证技术在...

  2. HFSS法拉第笼对频率选择表面性能的影响

  3. 小波分析用于图像增强的研究MATLAB仿真

  4. 灰色建模技术的通信运行指标预测

  5. 基于多指标决策的通信网...

  6. Verilog的汉明码（15,11）编解码器的设计与仿真

  7. AT89C51单片机IIC总线的监控...

  8. 上市公司股权结构对经营绩效的影响研究

  9. 高警觉工作人群的元情绪...

  10. g-C3N4光催化剂的制备和光催化性能研究

  11. C++最短路径算法研究和程序设计

  12. 中国传统元素在游戏角色...

  13. 浅析中国古代宗法制度

  14. 现代简约美式风格在室内家装中的运用

  15. 江苏省某高中学生体质现状的调查研究

  16. NFC协议物理层的软件实现+文献综述

  17. 巴金《激流三部曲》高觉新的悲剧命运

　　

About

优尔论文网手机版...

主页：http://www.youerw.com

关闭返回