（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。

（3）VHDL语句的行为描述能力和程序结构决定了他具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效，高速的完成必须有多人甚至多个代发组共同并行工作才能实现。

（4）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动的把VHDL描述设计转变成门级网表。

（5）VHDL对设计的描述具有相对独立性，设计者可以不懂硬件的结构，也不必管理最终设计实现的目标器件是什么，而进行独立的设计。

1.6  设计目标及方案

1.6.1  设计目标：

本课题要求最终实现的直接数字频率合成器能够完成多频率多波形的合成，预期在波形上能够产生正弦波，方波，三角波，锯齿波，而在频率上能够达到最高频率12.5MHz，步进约为12.2KHz。并且可以调节初始相位，调节范围为0°～360°每间隔45°可调文献综述。本课题采用的FPGA芯片是Cyclone  EP1C12Q240，它能够提供50MHz的高精度时钟源，满足设计要求。

1.6.2  主要工作：

  （1）学习Quartus Ⅱ软件的基本操作，能够对程序进行仿真，生成模块，熟悉操作原理图的连接，并能够对仿真结果进行调试。学习VHDL语言，并能够完成简单的程序编写。

  （2）掌握直接数字频率合成器的原理，将其分成多个完成不同功能的模块，使用VHDL语言实现各模块功能并进行仿真。

  （3）将各模块连接起来完成最后的总原理图，并进行仿真，对仿真结果进行分析，完善设计。