本文主要研究的内容有：

（1） Viterbi译码算法基于在不同的信道模块中卷积码的性能。包括在加性高斯白噪声信道的性能研究、在莱斯信道下的性能研究和在瑞利信道下的性能研究。并且通过编写M文件程序将三种信道下的仿真图像在一个仿真图像上进行比较。

（2） Viterbi译码算法在基于不同生成多项式下的性能比较。通过生成多项式的算法，确定三种不同的生成多项式。并编写M文件程序使得仿真图像在一个仿真图像上进行比较。

（3） Viterbi译码算法在基于三种判决方式下的性能比较。Viterbi译码器中有三种不同的判决方式，通过不同的判决方式的系统框图搭建以及参数调整，使得最终可以得出仿真图像的比较图。

2 卷积码的编码原理和译码原理

在1955年，伊莱亚斯（P。elias）提出了一种非分组码，叫做卷积码，卷积码又被人们称做为连环码。卷积编码具有最佳译码准则，即：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。而对于二进制对称信道来说，在汉明距离上与接收序列最近的序列就是最相似的传送序列。

卷积码的译码方法分为大数逻辑译码和概率译码。大数逻辑译码又被称为门限译码或硬判决；概率译码又被称为软判决。概率译码又分为维特比译码和序列译码。门限译码方法的基础是分组码理论，特点是设备简单，速度快，但概率译码的误码性能比门限译码的误码性能要好。

2。1 卷积码的编码原理

在分组码进行编码的时候，在该组分组码中，校验元的个数（n，k）只和该组分组码中的信息元个数k有关系，除该组分组码码元外，和其他分组码的码元没有任何联系。

与分组码进行编码的时候不同的是，卷积码在编码的时候，该组卷积码的校验元的个数（n，k）不只是和该组卷积码中的信息元个数k有关系，还和在编码过程中对于之前每个时间点所输入到编码器中的每一个信息码组中的信息元有关系。

在卷积码进行编码的时候，很好地把每一组码组的信息联系起来。通过每一组码组之间的相互联系，同时，使用卷积码编码的时候：卷积码组中信息元k比分组码中的信息元k要小很多；卷积码组中的码元长度n比分组码组中的码元长度n也要小很多。所以在同样条件下，利用卷积码进行编码的时候，卷积码所体现出的性能比分组码的性能要好。而分组码在相同的条件下要想实现最佳译码的功能时与卷积码相比较是比较复杂和困难的。

卷积码的编码器中含有多项式描述方法和网格描述方法两种不同的形式。

在多项式描述的方法中，主要涉及到对于卷积码的编码器内的移位寄存器和模二加法器之间的关系。

图 2。1。1  卷积码的编码器的框图

在图 2。1。1中，卷积码编码器中只含有一个输入信号，具有两个相同的移位寄存器，并且输出两个信号。在上图中构成前向反馈的编码器。

在多项式描述的方法中，假若是反馈编码的时候，有三个构成部分。

（1） 约束长度

约束长度的计算方法是输入信号的值和含有的移位寄存器个数相加。由于在上图中只含有一个输入信号，而且含有两个移位寄存器，所以在图 2。1。1中，编码器的约束长度所计算出的值等于3。实际上，约束长度是一个向量形式。