射频接口-短距离模块：由芯片nRF24L01构成，短距离信息传输。

无线通讯RS232模块：主要由MAX3232和DB9两个芯片组成，双方采用一个标准接口，完成不同设备间的通信。

晶振模块：向中央处理芯片提供时钟信号，是CPU内部电路工作的基础。

JTAG模块：用于芯片内部测试。

图2。1  系统的功能模块

2。2  分块电路设计

2。2。1  电源电路

以主控芯片MSP430F5438A为主的主控模块应该包括所需的电源电路、晶振电路以及调试使用的JTAG电路。

电源电路用于给主控芯片以及其它芯片供电，设计时应该尽量消除电源的噪声，以保证各芯片正常工作。MSP430F5438A的电源输入管脚包括：模拟电源（AVCC）和模拟地（AVSS）、三组数字电源（DVCC）和数字地（DVSS），采用的供电电压范围为1。8V至3。6V，通常采用3。3V供电[6]。考虑到系统中存在采用其它电平供电的芯片，因此设计时首先引入一个5V的电压，通过稳压芯片AMS1117CD-3。3将其稳定在3。3V，给主控芯片和其他采用3。3V电压的芯片供电。电源和地之间应该连接一个电容，消除可能存在的电源噪声。图2。2为主控芯片的电源电路，其中DVCC为引入的5V电压，+3。3V接至主控芯片的AVCC管脚和DVCC管脚。

图2。2  电源电路

2。2。2  晶振电路

晶振电路为主控芯片提供时钟信号，是CPU内部电路工作的基础。MSP430F5438A最高可以在25MHz的时钟频率下工作，但这种状态下能耗很高。本系统最终采用8MHz的晶振为主控芯片提供时钟信号，以在满足系统需求的基础上，尽可能地减小能耗，从而发挥MSP430F5438A低功耗的优势。MSP430F5438A的晶振输入端包括XT1和XT2两组，考虑到为其他芯片预留的管脚以及布线的方便，本设计中采用XT2作为晶振输入，在XT2IN和XT2OUT管脚间接入8MHz的晶振，并在晶振两端连接负载电容构成回路，使晶振能够正常起振。图2。3为主控芯片的晶振电路。

图2。3  晶振电路

2。2。3  JTAG电路

JTAG是一种国际标准测试协议，一般在芯片内部调试时使用。标准的JTAG接口为4引脚，分别为TDI（测试数据输入）、TDO（测试数据输出）、TCK（测试时钟）、TMS（测试模式选择），另外还有可选的TRST（测试复位）引脚。可见，由于只有一条数据线，JTAG通信采用串行传输，由TCK输入时钟，每一位数据在TCK时钟脉冲下分别由TDI输入和TDO输出。由于MSP430F5438A自带JTAG调试接口，因此使用时只需与JTAG电缆相连即可。常见的JTAG电缆为14针，除上述引脚外，其他引脚为接电源、接地和未定义。主控芯片的JTAG调试接口电路如图2。4所示。

图2。4  JTAG电路

2。2。4  CPU模块

主控芯片MSP430F5438共有100个管脚，其中包括P1~P11共11组I/O端口，所有端口均可复用。所有的外围模块均通过I/O端口与主控芯片连接，从而在主控芯片的统一协调下工作。对主控芯片管脚进行分配时，应考虑布置电路的合理性，并根据实际选择是否使用复用功能。表2。1给出了各外围模块对应的管脚分配。论文网

表2。1  MSP430F5438A管脚分配

MSP430F5438A管脚 分配功能

通用管脚PJ。0~PJ。3、TEST、DVSS4、RST JTAG调试接口

通用管脚P3。4、P3。5、P5。6、P5。7 RS232串行通信收发器MAX2323

通用管脚P10。1~P10。5 射频接口-短距离nRF24L01