PSEN：程序存储允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲。在此期间，当访问外部数据存储器时，这个两次有效的PSEN信号不出现。
EA/VPP：外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH）,EA端必须保持低电平（接地），需注意的是，如果加密位LBI被编程，复位时内部会锁存EA端状态。如EA端为高电平（接VCC）端，CPU则执行内部程序存储器中的指令。Flash存储器编程时，该引脚加上+12V的编程允许电源Vpp。
XTAL1：振荡器反相放大器的内部时钟发生器的输入端。
XTAL2：振荡器反相放大器的输出端。
振荡器特性：
XTAL1和XTAL2分别为反相放大器的输入和输出。该反相放大器可以配置为片内振荡器，石晶震荡和陶瓷震荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。其余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。
芯片擦除：
整个PEROM阵列和三个锁定位的电可擦除可通过正确的控制信号组合，并保持ALE管脚处于低电平10ms来完成。在芯片擦除操作中，代码阵列全被写    “1”且任何非空存储字节被重复编程以前，该操作必须被执行。
此外，AT89C51设有稳态逻辑，可以在低到零频率的条件下静态逻辑，支持两种软件可选的掉电模式。在闲置模式下，CPU停止工作。但RAM，定时器，计数器，串口和中断系统仍在工作。在掉电模式下，保存RAM的内容并且冻结振荡器，禁止所有其他芯片功能，直到下一个硬件复位为止。
2.2.2  DS1302时钟芯片
DS1302是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟电路，它可以对年、月、日、星期、时、分、秒进行计时，具有闰年补偿功能，工作电压为2.5V-5.5V。采用三线接口与CPU进行同步通信，并可采用突发方式一次传送多个字节的时钟信号或RAM数据。DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源/后备电源双电源引脚，同时提供了对后备电源进行慢速电流充电的能力。
 
图2  DS1302引脚图
如图2所示为DS1302的引脚排列，其中VCC1为后备电源，VCC2为主电源。在主电源关闭的情况下，也能保持适中的连续运行。DS1302由VCC1或VCC2两者中的较大者供电。当VCC2大于VCC1+0.2V时，VCC2给DS1302供电。当VCC2小于VCC1时，DS1302由VCC1供电。X1和X2是振荡源，外接32.768kHz晶振。RST是复位/片选线，通过把RST输入驱动置高电平来启动所有的数据传送。RST输入有两种功能：首先，RST接通控制逻辑，允许地址/命令序列送入移位寄存器；其次，RST提供终止单字节数据的传送手段。当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。如果在传送过程中RST置为低电平，则会终止此次数据传送，I/O引脚变为高阻态。上电运行时，在VCC＞2.0V之前，RST必须保持低电平。只有在SCLK为低电平时，才能将RST置为高电平，I/O为串行数据输入输出端（双向），SCLK为时钟输入端。
DS1302有12个寄存器，其中7个寄存器与日历、时钟相关，存放的数据位为BCD码形式。此外，DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM相关的寄存器等。时钟突发寄存器可一次性读写除充电寄存器外的所有寄存器中的内容。DS1302与RAM相关的寄存器分为两类：一类是单个RAM单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H-FDH，其中奇数为读操作，偶数为写操作；另一类为突发方式下的RAM寄存器，此方式下可一次性读写所有的RAM的31个字节，命令控制字为FEH（写）、FFH（读）。 AT89C51单片机出租车计价器的设计(4):http://www.youerw.com/yanjiu/lunwen_7033.html