EDA技术就是以计算机为工具,在 EDA 软件开发平台上,对以硬件描述语言为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化逻辑仿真直到对于特定目标芯片的适配编译、逻辑映射和编程下载等。现场可编程门阵列FPGA是有许多微小的逻辑单元组成的内部阵列,单元间的连接 通过其周围的布线通道互连实现,逻辑单元及布线通道可由用户现场配置。
   ALTERA FLEX10K系列 FPGA,其规模从1万门到10万门,可提供720~5392个触发器及 6144~24576 位 RAM,提供 30ns、40ns及 50ns等几个速率等级,可适应 18~105MHz 的信号处理速率。
   ALTERA FLEX10K 系列 FPGA 主要由输入输出单元IOE、掩埋阵列 EAB、逻辑阵列LAB及内部连线组成。EAB 是在输入和输出端口加有寄存器的 RAM 块,其容量可灵活 变化。所以,EAB 不仅可以用于存储器,还可以事先写入查表值来用它构成如乘法器、纠错逻辑等电路。当用于RAM时,EAB可配制成多种形式的字宽和容量。

3.1.1 ALTERA FPGA 设计的输入方法
    ALTERA FPGA 的设计输入方法有很多种,可以灵活选择使用,以下介绍 3 种输入方法:
    (1)原理图输入。这是一种最直观的输入方法,用 ALTERA 应用软件 MAXPLUS提供的各种原理图库进行设计输入。这种方法看起来非常直观,易于电路的调整及观察。
    (2)硬件描述语言输入。ALTERA 应用软件支持 VHDL、Verilog-HDL 及 AHDL等各种语言描述。语言描述的优点是效率高,信号观察也很方便。
    (3)网表输入。对于在其它软件系统上设计的电路,可以采用这种方法,而不必重 新输入,ALTERA 应用软件支持的网表有 EDIF 格式、VHDL 格式及 Verilog 格式等。这种方法的优点是,可以充分利用现有的设计资源,但不易仿真及信号观测。

3.1.2 ALTERA FPGA 设计的编译仿真及配置
    电路输入完毕后,首先检查输入是否正确。ALTERA 应用软件 MAXPLUS 提供了编译功能选项,可以设定各种检查规则,并生成各种报表文件,给出错误信息窗口,而且可 以定位错误的位置,以便修改。它还有一个智能缩译项,对上次没有改动的地方不予编译, 而只对改动的地方编译,大大地提高了编译速度。
    编译成功后就可以进行仿真。首先产生一个模拟通道文件<*.scf>,它包含输入输出 节点信息。它是通过波形编辑器里的读入网络表文件,并且画出输入波形而产生的。打开 仿真器,读入模拟通道文件<*.scf>开始仿真,它又生成一个*.scf,此时它已经包含了通过 仿真产生的输出波形信息。通过和预想输出比较,就可验证出逻辑电路的设计正确与否。
    经过仿真设计可以把它写到器件里进行实际验证。ALTERA FPGA的配置有几种方法可使用:
    (1)用计算机的并口及专用编程电缆进行配置。这种方法方便迅速,便于修改,可作为实验研究。
    (2)用 ALTERA 的专用一次性可编程串行ROM,用它在对 FPGA 进行配置。这种方法主要用于设计定型后的产品。
    (3)用通用的 EPROM 进行配置,把设计文件写入EPROM中,在通过一些外围电路对FPGA进行配置。这种方法使用于实验板与计算机比较远,而又处于试验阶段的设计。 基于FPGA的LED控制系统设计(4):http://www.youerw.com/zidonghua/lunwen_12189.html