图3-1时分秒系统框图来自优I尔Q论T文D网WWw.YoueRw.com 加QQ7520~18766

万年历时分秒部分的原理图如上图，年月日部分与之同理，通过控制可以进行切换。

3。3  万年历的工作原理

振荡器产生稳定的高频脉冲信号，作为万年历的时间基准，然后经过分频器输出标准信号脉冲。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照满24进位的原则计数。计满后各计数器清零，重新计数。日期部分由于日有28天、29天、30天、31天4种情况，故日由年和月共同判断其天数，日计满后向月进位，月满后向年进位。计数器的输出分别经译码器送数码管显示。计时出现误差时，可以用校时电路校时、校分、校秒和校验年份、校月和校验日。在控制信号中除了一般的校时信号外，还有时钟使能信号、时钟清零信号。控制信号由外部按键输入。时基电路可以由石英晶体振荡电路构成，如果晶振频率为1MHz，经过六十分频就可以得到秒脉冲信号。译码显示电路由七段译码器完成，显示由数码管构成。

4  系统模块设计

4。1  分频模块电路的设计

晶体振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精度决定了万年历计时的准确程度，它保证了时钟的走时准确及稳定。

石英晶体的选频特性非常好，只有某一频率点的信号可以通过它，其它频率段的信号均会被它所衰减，而且，振荡信号的频率与振荡电路中的R、C元件的数值无关。因此，这种振荡电路输出的是准确度极高的信号。然后再采用分频电路，将其输出信号转变为秒信号，其组成框图如图4-1。 秒信号

图4-1 秒信号产生电路框图

本系统使用的晶体振荡器电路给万年历提供一个频率稳定准确的50MHz的方波信号，其输出至分频电路。

4。2  秒、分、时计数模块的设计

秒与分模块为六十进制计数器论文网

输入端口是秒时钟使能信号，也是整个数字中的使能信号，高电平有效；输出端口Q1[3。。0]是秒时钟的低位，Q2[3。。0]是高位；当秒计数到60时输出高电平，其它时候输出低电平。

生成的模块为：

图4-2 秒计数器生成模块

时模块为24进制计数器。

生成的模块为：

图4-3 时计数器生成模块

4。3  日、月、年计数模块的设计

日模块有四种情况，大月为31进制计数器，小月为30进制计数器，平年二月为28进制计数器，闰年二月为29进制计数器，需要有一个二位判断输入信号来进行进制数的选择。

生成的模块：

图4-4 日计数器生成模块

月模块为12进制计数器，同时其需要为天提供判断信号输出，其与天的判断输入信号相一致。由于二月的判断信号输出要受到平年和闰年的影响，平年时判断信号是10，闰年时判断信号为11，所以它要有接收来之年模块的判断平年闰年的输出信号（run=0时表平年，run=1时表闰年）。

生成的模块：

图4-5 月计数器生成模块

    年的高两位和低两位都为一百进制计数器，功能基本相同，不同的是低两位模块有闰年判断输出信号，要传送给月份模块，计满四次就产生一个闰年输出信号，因为闰年数值是4的整倍数。

生成的模块：

图4-6 年计数器生成模块

4。4  校时模块的设计

校时模块进行工作模式的选择，输入端设有控制按键K1，K2。K1进行模式的选择，K2的功能如同手动时钟脉冲，进行调时设置。

生成的模块： VHDL+FPGA的万年历设计(5):http://www.youerw.com/zidonghua/lunwen_201793.html