1.2 课题研究的内容

本课题研究的抢答器可以同时供应四位参赛选手或者四个代表队进行抢答 比赛。四个选手前面分别有一个按钮，用 a、b、c、d 表示。主持人控制系统复 位和抢答开始的开关，当主持人按下了允许抢答的开关，计时器就从 30s 开始倒 计时，当有人按下抢答按钮时，倒计时停止，这时数码管将显示抢答选手的编号， 与此同时选手对应的 LED 灯也会亮起来。主持人在判断抢答的选手是否回答正确 后，可以控制加减分按钮对参赛选手的分数进行加减分。在一轮比赛结束以后， 主持人按下复位按钮，则计分模块不会复位之外，其他模块都恢复为初始状态， 然后进行下一轮的比赛。

第 2 章 系统方案设计

2.1 FPGA 简介

FPGA 是现场可编程逻辑门阵列（Field－Programmable Gate Array）的简称， 它是 PAL、GAL、CPLD 等可编程器件发展而产生的可编程器件。在它出来之前， 定制电路的不足、可编程器件电路数有限等这些难题都难以克服。它因此也作为 专用集成电路（ASIC）领域中的半定制电路而出现。

FPGA 有以下几个特点：

（1）FPGA 拥有很多触发器和 I/O 管脚；

（2）FPGA 运用高速 CMOS 技术，消耗的能源少，能够兼容 CMOS、TTL

电平[3]；

（3）FPGA 可以在很短的周期内完成电路设计、低费用就能完成开发、风 险小；

（4）FPGA 可以做其他全定制或半定制 ASIC 电路的中试样片；

（5）利用 FPGA 设计专用集成电路的时候，能够获取到合用的芯片而不用 投片生产[4]。

FPGA 在工作的时候需对片内的随机存取存储器（RAM）完成编译，因为它 的工作状态是由存储在片内 RAM 的程序来设置的。使用者必须采用不同的编程 方式来匹配不一样的配置模式。

通电以后，存储在 EPROM 里面的数据传送到片内 RAM 中编程，设置完成 以后，FPGA 就可以开始工作。FPGA 是可以循环使用的，因为 FPGA 在断电以 后，又变成了白片，之前内部的逻辑关系也都没了。FPGA 只要使用 EPROM、 PROM 这样的编程器就可以给它进行编程了，并不需要专门的编程器来编程。而 且，只需换一片 EPROM 就可以更改 FPGA 的功能。因此，不一样的电路，不一 样的功能，不一样的编程数据只要一片 FPGA 就能完成。所以，FPGA 用起来是 十分简单方便的。

现在设计的电路如果用的是硬件描述语句，能够通过简单的分布和整理，迅 速地刻录到 FPGA 上面并完成测验，这是当代 IC 设计证明的重要技术。如果想 实现一些简单的逻辑门电路或者繁杂的一些组装电路等，就能够用这一下可编辑 器件来完成[5]。在大部分的 FPGA 中，着一些可编辑的器件里囊括存储器件和其 他完善的存储模块。

FPGA 的运行速度通常来说没有专用集成芯片（ASIC）的快，不能进行的繁

琐的设计，可是耗费的能源比较少。但是它们也是有不少的长处的，例如能够简 单迅速地完成设计，能够简单地修改程序来修正错误，达到使成品成本更低的目 的。

2.1.1 FPGA 芯片结构

FPGA 使用一个逻辑单元阵列 LCA (Logic Cell Array)这样一个概念,内部包 括可配置逻辑模块 CLB（Configurable Logic Block）,输出输入模块 IOB（Input Output Block）、内部连接（Interconnect）的三个部分[6]。FPGA 是一个可编程设 备，相对于通常的逻辑电路和门阵列（如 PAL，GAL 及 CPLD 器件）来说，它 拥有不一样的结构。FPGA 使用小的出查找表（16*1RAM）来完成逻辑的配合， 一个查找表相对应的和一个 D 触发器的输入端相连，其他逻辑的电路和 I/O 再由 触发器来带动，因此组成了不仅能完成逻辑功能的配合还能完成时序逻辑功能的 最小模块，采用金属连接将这些模块相互连接起来或者与 I/O 模块相连。FPGA 利用向内部静态保存模块加载程序数据来完成逻辑，逻辑单元的逻辑功能和每个 模块或者模块和 I/O 的连接方法是由保存在存储器里的数据确定的，而且最后确 定了 FPGA 可以完成的功能，FPGA 可以循环被用来编写代码[7]。论文网 基于FPGA竞赛系统设计+程序(4):http://www.youerw.com/zidonghua/lunwen_78557.html