如今大部分的 FPGA 都具有数字时钟管理。Xilinx 发行了具有数字时钟管理 和相位环路锁定功能的 FPGA，这是目前最优秀的[13]。相位环路锁定可以具有准 确的时钟综合，还可以减少颤动，并具有过滤的功效。

(3)丰富的布线资源

FPGA 里面的全部单元通过布线资源连接着，并且接线上的推动能力和传送 速率取决于接线的长短和技术。FPGA 里面拥有很多的布线资源，依据技术、长 短、宽度和布局位子的不一样可以分成四类不一样的类别。第一类是整体布线资 源，应用在芯片里整体时钟和整体恢复的布线；第二类是长线资源，应用在进行 芯片 bank 之间的快速传输和第二整体时钟信号的布线；第三类是短线资源，应 用在进行根本逻辑单元里的逻辑接线盒布线；第四类是分布式的布线资源，应用 在特有时钟、恢复等操控信号线[14]。文献综述

（4）底层内嵌功能单元

内 嵌 功 能 模 块 指 的 是 DELAY LOCKED LOOP(DLL) 、 PHASE LOCKED

LOOP(PLL)、DSP 以及 CPU 等软处理核。目前内嵌功能单元是越来越多了，促 使 FPGA 变成了系统级别的理想工具，另其拥有了软硬件配合设计的功能，渐渐 向 SOC 方向发展[15]。

（5）内嵌专用硬核

内嵌专用硬核是指 FPGA 处理性能优越的硬核，它是相对于底层嵌入的软核 来说的，等同于 ASIC 电路。为了增强 FPGA 的功能，芯片厂家在芯片里面合成 了一种专门的硬核。

（6）嵌入式块 RAM(BRAM)

大部分的 FPGA 都拥有内嵌的块随机读写存储器，这使得 FPGA 的适用领域 和灵敏性又得到了很大的扩展。块随机读写存储器能够被设置成端口随机读写存 储器、双端口随机读写存储器、内容地址储存器（CAM）和 FIFO 等常见的储存 构造[16]。CAM 在它的里面的各个单位都有一个比较逻辑，输入 CAM 里的数据 需要与里面的任何数据对比，然后回到和端口数据一样的全部数据的地方，所以 被普遍地运用在路由的地址调换器。除去块随机读写存储器，也能够把 FPGA 里 的 LUT 巧妙地设置为随机读写存储器、只读存储器以及 FIFO。在现实的运用中， 芯片里面块随机读写存储器的个数也是挑选芯片时需要考虑的地方。

单片块随机读写存储器可以容纳 18K 比特的数据，也就是说它的位宽是 18byte、深度是 1024，它的位宽与深度也可以根据实际的要求来调整，可是，必 须遵循两个规则：第一，调整之后的容量不可以大于 18byte；第二，位宽必须小 于等于 36byte。能够把很多片块随机读写存储器级连接并变成更大的随机读写存 储器，这时候仅局限于芯片里块随机读写存储器的数目，也不再受上面两条规则 的限制。

（7）数字时钟管理模块（DCM）

现在大多数 FPGA 都具有数字时钟管理的功能。Xilinx 发明出了最领先的

FPGA，它不仅具有数字时钟管理还有相位环路锁定。相位环路锁定可以供给精 准的时钟配合，而且可以减少颤动，达到净化作用。

2.1.2 FPGA 设计流程

通常，要完成一个设计需要运用层次化的描述方式：分成几个大一些的模块， 设定好几个模块之间的端口，再对每个模块进行详细分配需要完成的任务，这种 方法叫做自顶向下的设计方法。现在很多人都使用这样的设计思路和方法。这样 的设计只需要考虑系统的行为特征，能够忽略现实的技术水平，所以还能够在商 家综合库的帮助下，采用综合整理工具把这种高层次概述转变为应对一种技术改 进的网络表，让技术转变更加地简单方便。来!自~优尔论-文|网www.youerw.com

2.1.3 基于FPGA竞赛系统设计+程序(6):http://www.youerw.com/zidonghua/lunwen_78557.html