（1）电路设计与输入
电路设计与输入是指通过某些规范的描述方式，将工程师电路构思输入给EDA工具。常见的使用verilog语言编程和原理图输入两种方式。
（2）功能仿真
使用verilog描述完电路后，要用专业的仿真工具对设计进行功能仿真，验证电路功能是否符合设计要求"功能仿真一般称为前仿真，主要使用的软件是Modelsim。通过仿真能及时的发现设计中的错误，加快设计进度，提高设计的可靠性。
（3）综合后仿真
综合完成后需要检查综合结果是否与原设计一致，那就要做综合后仿真，它一般就是指带门延时的仿真。特别是当遇到布局布线后仿真时发现有电路结构与设计意图不符的现象，则常常要回溯到综合后仿真以确认是否是由于综合歧义造成的问题。
（4）实现与布局布线
基本逻辑单元组成的网表，它与芯片的实际结构还是有差别的，这时需要使用FPGA厂商自己的工具，根据所选芯片的型号，将综合输出的逻辑网表适配到具体FPGA上，这就是实现过程。布局是指将逻辑网表中的硬件原语或者底层单元合理的适配到FPGA内部的固有硬件结构上，布局的优劣对设计的最终实现结构(在速度和面积两方面)影响很大；布线是指根据布局的拓扑结构，利用FPGA内部的各种连线资源,合理正确连接各个元件的过程在高速电路设计中，对时序约束和布局布线有很高的要求,这是在设计初期就已经决定好的。
（5）时序仿真和验证
将布局布线的延时信息反标注到网表中，进行的仿真就叫时序仿真，也称为后仿真。
（6）调试与加载配置
将配置文件加载到FPGA中,再使用示波器、逻辑分析仪等仪器分析输出信号，在一些简单的设计中可以使用Quartus II对设计进行在线逻辑分析。
2.3.3 FPGA的核心电路设计
FPGA各系列的最小系统板的单元组成基本相同，仅仅具体电路中存在着差异。一般可以把其组成分为七部分：FPGA主芯片、PROM存储芯片、电源电路、全局时钟发生电路、JTAG接口电路、下载模式选择电路和接口引出插针。以该最小系统板作为控制核心,外加所需的接口电路就可以实现各种设计。
2.4 主控CPU的选型
主控CPU相当与人的心脏,整个系统运行的快慢与它有直接关系,常见的嵌入式处理器有单片机、ARM、DSP等,它们都有各自的特点,运用的场合各有不同,设计的难度也不一样。主控CPU的选择是一个综合的过程,在选择时它必须有以下特点:
（1）CPU运算速度快,不能拖慢整个系统采集的效率
（2）CPU内嵌LCD控制器可以驱动TFT-LCD,利于降低系统设计难度
（3）所选处理器比较常见,在其他设计中有广泛应用,便于代码移植,简化设计
（4）基于此CPU的开发板购买方便,价格便宜,代码丰富。
基于以上的这些条件，主控CPU选择ARM920T。 单片机控制FPGA的高速数字采集系统的设计(6):http://www.youerw.com/zidonghua/lunwen_9374.html