散化的采样值所构成的序列包含原信号全部信息。DDS 合成信号的过程中不需要用到全部的 信息，只需提取采样序列中各个采样点所对应的幅度与相位的信息。设信号 S（t）的周期为T ， 频率为 f ，则该信号可表示为：

令 t1  0 时，公式 2。1。3 可表示为：

由上式可得相位离散序列为：

本科毕业设计说明书 第 7  页

上式中，表示连续两次采样相位变化的增量，根据奈奎斯特采样定理，当采样频率 fc 大于信号的

最大频率 f  的 2 倍时即 fc   2 f  ，采样后的离散序列就能完整地恢复出原始信号的模拟信号

由公式 2。1。6 得，

由公式 2。1。5 可知，相位随 n 作线性变化，并由 f 决定其变化程度。由公式 2。1。7 可知，

系统输出频率由连续两次采样之间的相位增量 决定，因此只要改变该增量就可以改变所合 成的信号频率的大小。

如果将上述正弦信号一个完整的周期内相位 0 ~ 2的变化用单位圆表示，则单位圆上每 个点都对应一个输出特定的幅度值。若在圆周上取 N 个相位点，则相位分辨率为：

若选取 的 K 倍，就能得出输出信号的频率：

(2。1。9)

由上式可以看出，K 决定着输出信号的频率，因此我们称 K 为频率控制字，改变 K 的大小就 能得到不同的输出频率。

由奈奎斯特定理知，以等量相位间隔对信号进行相位/幅度抽样，我们可以得到一个正弦 信号的周期性离散相位的幅度序列，若对模拟的幅度进行量化，且对量化后的幅值用二进制 数据编码，这样就能实现把一个周期性正弦信号转换成一系列离散的二进制数据，然后通过 一定的手段将其固化在只读存储器 ROM 中，此时每个存储单元的地址均表示相位取样的地 址，而存储单元的内容即是已经量化后的正弦波的幅值[11]。我们称存储了正弦波波形幅值数 据的 ROM 为正弦波形存储器，又称作查找表。

在一定的基准时钟频率作用下，让输入信号通过一个线性的地址计数器对波形存储器进 行扫描，从而周期性地读出其中的数据，随后使 ROM 的输出端接入一个 D/A 转换器和低通 滤波器使信号得以转换成模拟信号并滤除多余分量，这样就能合成一个完整的正弦波信号了。

2。2 DDS 的基本结构

第 8  页 本科毕业设计说明书

基于 DDS 的信号发生器的基本结构图如图 2。2 所示。图中，参考时钟频率给相位累加器 和 D/A 转换器提供时钟信号，周期为 T ；外部输入的频率控制字 K ，结合时钟频率及 DDS 的结构特性共同决定该信号发生器的各项指标，如频率分辨率、相位分辨率等。N 位的频率 控制字从相位累加器输入，抽样量化后输出高 M 位数据至波形存储器；ROM 存储的数据输 出至 D/A 转换器进行数模转换，得到模拟的信号；最后经低通滤波器对信号的部分杂散分量 进行过滤得到最终的完整的正弦信号。

波形存储器 S（n） M位

图 2。2 DDS 基本结构图

2。2。1 相位累加器

相位累加器由一个 N 位加法器和一个 N 位寄存器构成，其结构如图 2。3 所示。系统时钟 频率同时为加法器和寄存器提供时钟信号。设加法器的初始相位为，当一个时钟频率脉冲 fc

基于FPGA的DDS函数信号发生器设计(5):http://www.youerw.com/tongxin/lunwen_86991.html