- 上一篇：无绝缘移频自动闭塞系统设计
- 下一篇：观察者模式在软件设计中的应用
由于 VHDL 语言是一种功能强大，且涉及范围广的标准硬件描述语言，能用于描述、模拟、综合、优化和布线，因此它可以方便设计人员之间进行交流和共享设计成果，从而减小硬件电路设计和制作的工作量，缩短开发周期，提高效率。
用VHDL/VerilogHD语言开发PLD/FPGA的流程为：
（1）文本编辑；
（2）功能仿真；
（3）逻辑综合；
（4）布局布线；
（5）时序仿真；
（6）编程下载。
3.3 系统工作过程
系统正常运转时，对手动发送的摩尔斯码进行编码操作，点对应低电平，划对应高电平，而实际执行时，将以时间作为分割，点的时间定义为0.15s，划的时间定义为0.45s ，将需发送的十进制数进行编码，通过连接线发送至接收端进行译码操作，然后将译码结果显示至译码管，除显示单个码元的译码结果外，设计数据循环缓存，使得能循环记录最近接收的五个码元进行解码。设计并逐步改善发声模块，以便于在发送摩尔斯码的同时，也能“身临其境”的感受到整个编解码过程，并不断提升自我的发码效率与准确率。
-
FHA和PHA的交叉验证技术在...
-
HFSS法拉第笼对频率选择表面性能的影响
-
小波分析用于图像增强的研究MATLAB仿真
-
灰色建模技术的通信运行指标预测
-
基于多指标决策的通信网...
-
Verilog的汉明码（15,11）编解码器的设计与仿真
-
AT89C51单片机IIC总线的监控...
巴金《激流三部曲》高觉新的悲剧命运
NFC协议物理层的软件实现+文献综述
上市公司股权结构对经营绩效的影响研究
g-C3N4光催化剂的制备和光催化性能研究
中国传统元素在游戏角色...
现代简约美式风格在室内家装中的运用
江苏省某高中学生体质现状的调查研究
C++最短路径算法研究和程序设计
高警觉工作人群的元情绪...
浅析中国古代宗法制度