目前频率合成主要有三种方法：直接模拟合成法、锁相环（PLL）合成法和直接数字合成法。直接模拟合成法利用倍频（乘法）、分频（除法）、混频及滤波，从单一或几个参数频率中产生多个所需的频率。该方法频率转换时间快（小于100ns），但是 

体积大、功耗大，目前已基本不被采用。直接数字合成（DDS）是近年来迅速发展起来的一种新的频率合成方法。直接数字频率合成(DDS--Direct Digital Synethsizer)技术于1971年首先被提出。锁相环合成法通过锁相环完成频率的加、减、乘、除运算。该方法结构简单、集成容易，频谱纯度高，被大幅度运用，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。

现代电子技术的发展对电子设备关键器件-频率合成器提出了越来越高的要求，对频率合成器的频谱纯度、相位噪声和跳频速度等指标的要求在不断提高。依据应用系统的不同，对各项指标要求的侧重点也有所不同，利用微波固态电路基础知识,采用锁相环频率合成技术实现X波段宽带频率综合器。这种方法是利用锁相PPL构成频率合成器，锁相频率合成技术是利用鉴相器、环路虑波器，压控振荡器以及分频器的特性，使压控振荡器的输口频率与基准参考频率之间保持严格的比例关系并得到相同的频率稳定度。这种锁相频率台成器电路简单，成车低廉，具有极宽的输出频率范围、自好的寄生频率抑制性能、很高的频谱纯度和输自频率易于控制等长处，其主要缺点是频率变换时间较长所以很难实现快速跳频．一个锁相相环只能一个时间段输出一个频，最高工作额率不是很高，此外，假如要求PLL的输出达到细步长就需要很低的鉴相频率，于是在相同的输出频率前提下锁相环路的预分频比N会增大，输出信号频率的相位噪声恶化比较糟糕，所以利用PLL实现高分辨率比较目难。锁相频率台成技术的关键在锁相环路的信号跟踪．相位噪声指标、环路的稳定性和捕捉性能的分析上．而不放在组台频率的抑制上。

1.2频率合成技术现状与未来

1.3本文的主要内容

设计的主要工作就是为满足宽带调谐接收机的要求而展开对X波段宽带频率合成器的一些研制工作，进一步培养学生对所学专业知识的综合应用能力，包括资料检索、专业文献阅读、设计能力和试验能力。设计一个宽带频率综合器，使对频率综合器的原理有一个比较全面和深入地了解，能够初步掌握频率综合器设计的基本流程，具备设计能力。

在功能上，它完成如下工作：利用微波固态电路基础知识，采用锁相环频率合成技术实现X波段宽带频率综合器，接收外部同步源或者使用自带的参考源以锁相环方式实现两路宽频本振信号输出，并分别作为收发信机的本振。由于需要支持多种制式，要求该频综源具有较大的输出频率范围、优良的相位噪声及杂散谐波性能，后者正是本文实现过程中的难点与重点。

我将整个设计计划分为三个阶段1．项目准备阶段。作为宽带频率综合器这样高难度的领域，项目的准备阶段尤其重要。首先，宽带频率综合器作为一个系统，包括软件、硬件。这要求有全面的整体分析，系统分析对于确定整个升级方案具有很重要的影响。在需求分析确定后，就要收集和整理资料。参考各方面资料，参考已有成果的的经验与设计方案。2．方案设计阶段。明确整体需求后，要按照需分析的结果来进行详细设计，并对方案进行不断的验证和修改以达到满意的结果。3．各个模块器件的选型。集成电路已经有50年的发展史。通信系统设计的各个方面，有很详尽的方案。运用集成芯片，采用比较成熟的套片综合完善系统的设计，不仅可以降低整个系统的损耗，而且还提高了系统的稳定性，减少了价格成本。利用离散的芯片设计方案，能够给设计带来很灵活的思路，能够依照设计要求合理布置各个仪器在接收链路中的位置，最大限度的优化设计。因为采用分立芯片，所以每一级芯片之间的阻抗匹配就变得尤其重要，假如匹配不好就会对信号产生不可估计的影响。分立芯片在一定程度上提高了了设计的难度，而且给设计的调试带来了很大的困难，在调试中会出现一些不稳定因素。而且各个芯片都有或多或少损耗，就噪声这个设计会有很大的功耗，达不到最初设计的要求。就此，在整个设计过程中要权衡利弊，在符合各个产品的要求下，尽量运用比较成熟的设计方法，这样做可以大大减少设计难度和调试难度、减低了各个阶段工作量、提高设计的稳定性和可靠性。