DDS 技术在近几十年的发展中可谓取得了很多实质性的突破，尤其是 DDS 系统的集成 化。超大规模集成电路（Very Large Scale Integration，简称 VLSI）的发展日趋成熟，随之诞 生了目前最先进的专业集成电路技术（Application Specific Integrated Circuit，简称 ASIC），该 技术能在速率、能量损耗、硅面积利用率等方面提供更优化的性能，国外许多芯片厂商据此 推出了直接数字频率合成集成电路芯片系列。DDS 芯片目前处于推陈出新快的阶段，市面上 已有各种型号各种参数的芯片，譬如芯片内置的相位累加器已从过去的 10  位发展到如今 48位，DAC 大多是 10-12 位，有的甚至采用 14 位的 DAC；频率分辨率可达 10-9 量级；输出信 号不局限于正弦波，可通过调制生成多种波形，如方波、三角波等；随着集成电路的工艺水 平提高，芯片工作频率有了很大提升，由最初的几十兆赫兹变为几十千兆赫兹，提高了 3~4 个数量级，这样就可以产生频带较宽的信号了；而 DDS 芯片的杂散问题一直是其发展过程中 的一块短板，但经过各国专家的不懈努力杂散现象已经得到了很大改善。75931

DDS 的杂散来源大致可分为 DDS 的相位截断误差、DAC 的幅度量化误差和 DAC 的非 理想特性引起的误差这几类[12]，专家们经过不断试验改进得出了一些有效的减小杂散的方法，

如增大相位累加器的输出位宽进而减小相位截断误差，增加 ROM 的深度进而减小 DAC 的幅 度量化误差等。 我们须知靠一味增加字长和深度实现杂散的减小始终是带有局限性的，国内 外学者也一直都在为此研究付出大量心血。他们耗费许多人力财力研究 DDS 输出信号的频 谱，在对其做了大量分析的基础上，一个较为完整的误差模型得以建立。经过大量对 DDS 输 出频谱特性的分析后，他们给出了一些有效降低杂散信号的方式：通过采样降低频带内的误 差功率，可用随机抖动的办法提高无杂散动态范围即对相位累加器的输出地址的低位进行加 扰，扰乱周期性的杂散分量，使其分散开来达到均匀化[8]。由此 DDS 的杂散得到显著改善， 系统最小频率间隔已能达到纳秒级。论文网

为了更进一步拓宽 DDS 的输出频率范围，专家们致力于研发综合 DDS 及其他技术优势 的两种或多种技术相结合的频率合成方法。譬如输出信号为高频窄带信号时可以用混频滤波 法扩展 DDS 的输出，也可根据 DDS 频谱特性产生高频信号[8]。DDS 与 PLL 叠加的技术合成 方法也是市面上应用较多的一种，这种方法结合了两种技术各自的优点，使系统具有较高频 率分辨力的同时又有较高的频谱纯度。该方法一般有两种实现方式，一是 DDS 激励 PLL 的 锁相倍频法，二是 PLL 内插 DDS 的方式[2]。

随着各领域对 DDS 的需求不断增加，很多知名芯片厂商都加入了研发 DDS 芯片的队伍， 这使得芯片的性能不断得到提升，其价格也较从前有大幅度的下调，DDS 芯片的控制方式也 愈发灵活，其实用性得到了加强。美国高通公司推出了 Q2220、Q2230、Q2334 等系列芯片， 其中 Q1268 这款芯片杂散抑制效果突出，因其具有 12 位的幅度分辨率。Q2368 频率分辨率 达 15 毫赫兹，既可以在 130 兆赫兹时钟下单独使用，也可在 65 兆赫兹时钟下被当做两片 DDS

芯片使用；具有 32 位的频率控制字，杂散可衰减 76 分贝；频率切换时间达纳秒级，输出信 号的频率可随时间而线性变化。

亚德诺半导体（Analog Devices，简称 AD）公司的产品极具代表性，属于“后起之秀”， 进入市场时间晚，但凭借其优良的性能获得了业界不少人士的青睐。其常见芯片系列有 AD7008、AD9830、AD9850 等，系统时钟频率在 30 兆赫兹到 300 兆赫兹不等，AD985x 系 列的系统时钟频率更是达到 1 千兆赫兹；这些芯片内部都有集成数模转换器，精度最高达 12bit，且具有调制功能，如 AD9852 可产生 PSK、FSK、线性调频和幅度调制的信号[20]。同 时该系列尝试加入了一些优化设计以提高芯片性能，如使用流水技术来提高相位累加器的工 作频率，从而使 DDS 芯片的输出频率进一步得到提高[20]。在相位累加器的工作频率保持不变 的前提下，其字长也能设计得更长，如 AD9852 的相位累加器就达到了 48 位，相较于之前的 32 位优化后的芯片输出信号的频率分辨率可以大幅度提高[8]。此外该系列芯片大部分都应用