1。2设计目的

这次的毕业设计在实现计价功能的同时，考虑到现在出租车行业的发展趋势以及对计价器灵活性的高要求，希望利用CPLD来解决现在出租车计价器存在的问题。

1。利用CPLD代替单片机

复杂可编辑逻辑器件CPLD的出现，解决了传统电子设计不能完成的任务。基于CPLD的出租车计价器电路简单，可采用软件进行编译与仿真，同时可设计相对复杂的功能，而且已经编好的程序在不同的CPLD芯片上是通用的。基于CPLD的数字电路，可以缩短设计周期，减少PCB面积，提高系统的可靠性。由于CPLD的功能只取决于利用VHDL语言或Verilog-HDL语言编写的程序，而不受具体芯片的特殊控制，所以基于CPLD的出租车计价器具有更好的更新换代能力。

2．计价标准设定 

增加该模块，主要考虑在不改变硬件电路的前提下，可以使计价标准设计显得更加灵活，即根据各地区的需求可以在VHDL程序中设置参数，就可以适应各地区出租车不同计价标准的需要，还可实现根据各地区的需求增加其他所需功能。

3．等待时间计价

该模块的增加是为了满足现在出租车行业的发展需求，使出租车计价更加合理，对于乘客和出租车司机而言也更加合理。

2 设计相关工具介绍

2。1 CPLD介绍

复杂可编程逻辑器件是随着半导体工艺的不断完善，用户对集成度的要求不断提高的背景下发展起来的。起初是在EPROM和GAL的基础上推出可擦除可编程逻辑器件，也就是EPLD（Erasable PLD），它的结构和PAL/GAL类似，但集成度要高很多。由于器件的密度越来越高，许多公司把EPLD改名了CPLD，但为了将FPGA、isp-PLD区别开来，通常把使用EPROM结构实现大规模的PLD称为CPLD。如今CPLD的规模已经取代PAL和GAL中500门以下的芯片系列[1]。

2。1。1 CPLD的基本结构

CPLD器件种类很多，共同之处包括三部分：一个二维的逻辑块阵列，构成PLD的逻辑核心；输入/输出块；连接逻辑块的互连资源，用于逻辑块之间、逻辑块与输入/输出块之间的连接。即逻辑阵列宏单元、I/O控制模块、可编程连线阵列。

2。1。2 CPLD的特点

1。CPLD主要是基于E2PROM或FLASH存储器编程，编程次数达1万次。在系统断电后，编程信息不丢失。

2。CPLD是将多个可编程阵列逻辑器件PAL器件集成到一个芯片，通常包含三种结构，可编程逻辑功能块FB、可编程I/O单元、可编程内部连线。

3。CPLD的速度优于FPGA。CPLD是逻辑块级编程，其逻辑块互联是集总式的；而FPGA是门级编程，CLB之间采用的分布式互连。因此，CPLD比FPGA有较高的速度和较大的时间可预测性。

4。CPLD软件包内有各种输入工具、仿真工具、版图设计和编程器等产品，设计人员能很快完成电路的输入、编译、优化、仿真[2]。

2。2 MAX II介绍

本次设计所使用的可编程逻辑器件是由Altera生产的CPLD器件——MAX II。Altera 公司于1993年推出了MAX  CPLD系列，这是有史以来成本最低、功耗最低的CPLD系列。该系列包含了MAX V、MAX II Z、MAX II、MAX3000A和MAX7000S。下面将详细介绍MAX II。

MAX II采用了一种突破性的新型CPLD架构，是一种非易失性、即用性可编程逻辑系列。这种新型架构的成本是原先MAX 器件的一半，性能却是其两倍，功耗只有其十分之一。这种基于查找表的架构在最小的I/O焊盘约束的空间内提供了最多的逻辑容量。因此,MAX II CPLD是所有CPLD系列产品中成本最低、功耗最小和密度最高的器件。基于成本优化的0。18微米6层金属Flash工艺,MAX II器件系列具有CPLD所有的优点，例如非易失性、即用性、易用性和快速传输延时性。以满足通用性,低密度逻辑应用为目标，MAX II器件成为接口桥接、I/O扩展、器件配置和上电顺序等应用最理想的解决方案。除这些典型的CPLD应用之外，MAX II器件还能满足大量从前在FPGA、ASSP和标准逻辑器件中实现的低密度可编程逻辑需求。MAX II器件提供的密度范围从240到2210个逻辑单元（LE）,最多达272个用户I/O管脚。本次设计核心模块CPLD采用ALTERA公司MAX II系列的EPM240T100C芯片。该芯片共有100个管脚，内部240个逻辑单元[3]。