2。3  整体设计框图

经过对此设计的分析，为了能够实现要求，利用单片机STC89C51作为本系统的主控模块。LED点阵显示屏作为显示模块，把单片机传来的数据显示出来，并且可以实现滚动显示。硬件整体设计框图如图所示：

 整体设计框图

3  系统硬件电路设计

3。1  主控电路

3。1。1  STC89C51 单片机简介

STC89C51单片机学习板是一款基于8位单片机处理芯片STC89C51RC的系统。STC89C51RC是采用8051核的ISP（In System Programming）在系统可编程芯片，最高工作时钟频率为80MHz，片内含8K Bytes的可反复擦写1000次的Flash只读程序存储器，器件兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，具有在系统可编程（ISP）特性，配合PC端的控制程序即可将用户的程序代码下载进单片机内部，省去了购买通用编程器，而且速度更快。STC89C51RC系列单片机是单时钟/机器周期(1T)的兼容8051 内核单片机，是高速/ 低功耗的新一代8051 单片机，全新的流水线/精简指令集结构,内部集成MAX810 专用复位电路。

1）STC89C51 外部结构及特性 文献综述

其外形封装有两种方式：双列直插式40脚封装（DIP）和方形44脚封装 （PLCC），直插式40 脚封装（DIP）和外部总线结构如图所示： 

图3。1 STC89C51引脚排列

STC89C51的 4 个 8 位I/O口的功能说明如下：

（1）P0口：P0口的是一个8位漏极开路型双向的I/O口，也就是地址/数据总线的复制用口，做为输入口，每位可以吸收电流的方式驱动8个TTL逻辑门电路。如果对端口写入“1”可时，引脚做为高阻抗输入端使用。而在访问外部的数据存储器或者程序内存时，那么组口线分时的转换地址（低8位）和数据总线复用，在访问期时启动内部上拉电阻。在Flash编程的时候，PO口也要接收指令节；在程序校检时，要输出指令字节。程序校检的时候，要求要外接上拉电阻。

（2）P1口：P1口是一个具有内部上拉电阻8位双向的I/O口，P1口输出缓冲器则可以驱动（即吸收或输出电流）4个TTL逻辑门电路。如果P1端口写“1”，将用内部的上拉电阻把端口拉到高电平，那么此时就可作输入口使用。在做输入口使用时，由于内部存在着上拉电阻，被外部信号拉低的引脚会输出一个电流I。此外，P1。0 和 P1。2 分别作定时器/计数器 2 的外部计数输入（P1。0/T2）和定时器/计数器 2 的触发输入（P1。1/T2EX）。在Flash编程和程序校检的期间，P1会接收低8位地址字节。

（3）P2口:P2口是一个具有内部上拉电阻8位双向的I/O口，P2口输出的缓冲器则可以驱动（即吸收或输出电流）4个TTL逻辑门电路。如果对P2端口写“1”时，将用内部的上拉电阻把端口拉到高电平，那么此时可作输入口使用。在做输入口时，由于内部存在上拉电阻，被外部信号拉低的引脚会输出一个电流I。因此在访问外部数据存储器或者16位地址外部数据存储（比如在执行MOVX@DPTR指令）时，P2口会送出高八位地址数据。那么在访问8位地址外部数据存储器（例如执行MOVX@RI指令）时，P2口在线的内容（也就是特殊功能寄存器（SFR）区中R2寄存器中的内容），会在整个访问的期间不做改变。在这种应用中，P2口使用很强的内部上拉发送 1。在使用8 位地址（如 MOVX @RI）访问外部数据存储器时，P2 口输出 P2 锁存器的内容。Flash编程和校检时，P2亦接收高位位址和其它控制信号。

（4）P3口：P3口是一个具有内部上拉电阻8位双向的I/O口。P2口输出缓冲级则可以驱动（即吸收或输出电流）4个TTL逻辑门电路。在对P3口写入“1”的时候，它们会被内部上拉电阻拉高并且可做为输入埠，在做输入端的时候，那个被外部拉低的P3口将会用上拉电阻，输出了电流I。P3口还接收一些用于Flash闪速内存编程和程序校检的控制信号。P3 口亦作为STC89C52特殊功能（第二功能）使用，如下所示：