摘 要：随着高清视频，以太网领域等高速信号处理应用的快速发展，模拟数字转换器（ADC）的性能特别是速度上的要求越来越高。本文设计了一种运用于ADC采样保持电路的折叠式共源共栅放大器。实现了运算放大器稳定的功能，实现了功耗为6.16mW，增益为70dB,增益带宽面积为54MHz，相位裕度为77degree，增益裕度为-35dB的指标。61531

毕业论文关键词：采样保持电路，运算放大器，模拟数字转换器 

Abstract:With hd video, the rapid development of Ethernet applications such as high-speed signal processing, analog to digital converter (ADC) performance especially speed demand is higher and higher. In this paper, we design a sharing with folding source grid sampling keeping circuit amplifier. To realize the function of the stability of the operational amplifier, has realized the power consumption is 6.16 Mw, gain 70 db, gain bandwidth area of 54 MHz, phase margin is 77 degree, index of gain margin for - 35 db. 

Key words: Sample and hold circuit,Operational amplifier,Analog digital converter

1  前言 4

1.1  采样保持电路设计概要 4

1.2  采样保持电路国内外发展概要 4

1.3  选题的意义 5

1.4  研究的主要内容 6

2  采样保持电路的分析 7

2.1采样保持电路简介 7

2.1.1 采样保持电路原理 7

2.1.2 采样保持电路的性质及要求 7

2.2 本章小结 10

3  采样保持电路模块 10

3.1  运算放大器的概述 10

3.1.1  运算放大器的性能参数 10

3.1.2  运算放大器的分类 11

3.1.3  运算放大器的性能分析 12

3.1.4  全差分放大器的选取 13

3.2  本章小结 15

4  Cadence技术仿真部分 15

4.1  Cadence概述 15

4.2  基于Cadence下放大器的AC特性分析 15

结  论 18

参考文献 19

致 谢 20

1  前言

1.1  采样保持电路设计概要

目前，采样率达到20M/s、精度在10位以上的A/D转换器，才能应用于高质量的视频信号处理、高性能数字化通讯等方面。采样保持电路作为流水线A/D转换器的重要模块，利用它可以减少A/D转换器的多数动态误差，特别是输入信号中的高频部分产生的误差。

另外一方面，前端的采样/保持电路控制整个转换器的动态范围，所以S/H电路性能及其重要的，而影响A/D转换器性能的最主要因素是精度和电压。在许多重要场合中，便携式视频设备，个人通讯设备等产品，需要保持高采样率及低功耗。但是S/H电路消耗占整个A/D转换器总消耗的大部分。所以，它设计的好坏占决定整个系统的设计优劣。  

1.2  采样保持电路国内外发展概要 

目前国外在S/H电路的研究在技术与理论比较先进，同时新的技术和更高性 能的产品仍在不断涌现。国内针对S/H电路的研究已经有所发展，逐渐缩小与世界先进的差距。 采样保持电路中运算放大器的设计:http://www.youerw.com/zidonghua/lunwen_67319.html