摘要小数分频器在现代数字电子系统中有着非常重要的运用，因为在某些情况下，系统时钟与所需的频率源不成整数倍关系，此时就需要利用小数分频器来解决这个问题。因此研究小数分频器的实现方法有着非常重要的现实性意义。本文详细介绍了双模前置小数分频器原理，利用VHDL语言的描述方式，设计出了可以实现任意输入分频系数的小数分频器，并利用QUARTUS-Ⅱ软件将其下载到EDA实验箱上进行仿真。同时，对其结果进行了精度分析以及该程序的适用场合。64383

毕业论文关键词  小数分频 VHDL FPGA

毕业设计说明书（论文）外文摘要

Title    The Design Of High Precision Decimal Frequency Divider Based On FPGA                                                                

Abstract Decimal frequency pider in the modern digital electronic system is very important, because in some cases, the system clock and the required frequency source is not the relation of integer times, using the decimal frequency pider is required at this time to solve this problem. So the method to realize the decimal frequency pider has very important practical significance. A method to realize decimal frequency pider named Dual mode are introduced in detail in this paper .Using VHDL language description, I design out a decimal frequency pider which can realize arbitrary input frequency coefficient of the decimal frequency pider, and use the QUARTUS - Ⅱ software to download it to EDA simulation experiment box. At the same time, I give the precision of the result analysis and applicable occasions of the program.

Keywords  Decimal frequency pider VHDL FPGA

目次

1 绪论 2

1.1小数分频器的地位 2

1.2 VHDL与FPGA 2

1.3 基于FPGA的高精度小数分频器 3

2 选择方案 3

2.1积分分频器 3

2.2 累加器分频 4

2.3 双模前置分频方法 5

2.4 方案选定 6

3 设计实体 7

3．1 双模前置小数分频原理 7

3.2 M、M+1分频器 8

3.2.1 奇偶分频 8

3.2.2 奇偶输出控制 12

3.2 计数器控制选择M、M+1分频输出 13

3.3 小数分频的VHDL程序 14

3.4 测频显示模块 17

3.4.1 频率测定 17

3.4.2 动态显示 19

3.4.3 BCD码转换程序 21

3.4.4 测评显示总程序 23

3.5 总电路图及其仿真结果 25

4.实验具体数据分析 27

结论 34

致谢 35

参考文献 35

1 绪论

1.1小数分频器的地位

小数分频器在数字系统设计中的应用非常广泛,经常是各个模块需要的频率不相同,这就需要对时钟进行分频得到各模块需要的时钟频率。但常规的整数分频器(实际就是计数器)不能满足要求,例如,若基准时钟频率为100MHz,对其进行整数分频,只能得到50MHz、25MHz等频率值,如想得到30MHz、20MHz等频率值,就需要应用小数分频器对基准时钟进行小数分频。在DDS波形发生器设计和步进电机驱动中,需要对输出信号频率进行控制,若采用一般计数器来进行分频,由上述分析可知,输出信号频率值的连续性就受到限制。为了使输出信号频率值能连续可控,就需进行小数分频。 基于FPGA的高精度小数分频器的设计+程序:http://www.youerw.com/zidonghua/lunwen_71528.html