立以及各个模块的实现方法等，是整个设计的根本，为后续的设计打下基础。
（2）设计输入
设计输入通常使用的方式包括 HDL方式和原理图方式。HDL设计方式是现今设
计大规模数字集成电路的良好形式。HDL语言描述在控制逻辑、状态机、总线功能方
面较强，使其描述的电路能在软件综合其作用下以具体硬件单元较好地实现；而原理
图输入在数据通路逻辑、顶层设计、手工最优化电路等方面具有单元节俭、图形化强、
功能明确等特点。在实际的设计当中，根据使用者喜好和习惯方式发挥各自特色，也
可以混合使用。        本科毕业设计说明书（论文）    第  12 页  共  35 页
（3）功能仿真
功能仿真也叫逻辑仿真，能够初步验证系统的逻辑功能，一般情况，每一个用户
生成的模块和原理图都需要进行仿真，通过后，顶层文件的仿真也是必要的，通过仿
真能及时发现错误，从而进一步优化设计。功能仿真只能初步验证系统的逻辑功能，
并不包括具体的路和门电路的延迟，只是验证理论上的正确性。
（4）综合设计和布局布线
综合是从 HDL 描述模块到门级网表电路的转换，是针对给定的电路实现功能和
实 现此电路的约束条件，通过计算机软件进行优化处理，获得一个能满足电路功能的最
优或者接近最优的电路设计方案，一般由综合工具自动完成。实际过程是把设计映射
到芯片中的过程，即把设计分割、映射、布局到器件的各个功能模块。整个过程包括:
网表的转换一映射一布局布线一产生时序数据一产生配置文件 5个步骤。综合完成后
将产生的报告文件里记录内容包括:输入/输出引脚分布情况、片内资源利用率以及引
脚到引脚间的延时、系统最小延时与最大延时和系统最大工作频率及最小工作频率等
重要信息，供用户优化设计参考。
（5）时序仿真
时序仿真也称后仿真，和功能仿真不同的是，时序仿真加入了具体器件的延迟信
息和时序信息。如器件延迟、连线延迟等，它的仿真结果更接近真实器件的仿真。假
如仿真结果显示由于延时影响而造成逻辑错误，就需要在设计输入时对关键电路进行
优化设计，最终消除延时对电路的影响。
（6）下载验证
下载也叫芯片配置，是在功能仿真与时序仿真正确的前提下，将综合成功后形成
的位流文件下载到具体的FPGA芯片中。因FPGA大多支持IEEE （Institute of Electrical
and Electronics Engineers）美国电气及电子工程师学会的JTAG标准，所以常常使用芯
片上的JTAG口下载方式来完成配置。将位流文件下载到 FPGA器件内部后进行实际
器件的电路验证和电路调试，当得到正确的验证结果后就证明了电路设计的正确性。
如果发现实际运行结果与电路设计的运行结果有差异，则需返回上层对电路原理的设
计进行仔细地修改和完善。
3．3    FPGA 的选型
为了满足设计需求，视频图像降噪处理器选用 Altera 公司 Cyclone 系列的 FPGA
作为核心芯片，具体型号为 EP1C20F400I7，该芯片在速度、容量和价格等方面都比
较符合设计要求。 基于FPGA的视频图像降噪程序设计(6):http://www.youerw.com/jisuanji/lunwen_4175.html