摘要随着通信技术的不断发展，传输介质也不断改变。光纤成为一种极为高效安全的传输介质得到了广泛的应用。但是伴随而来的也是技术上的改变，由于光纤传输的信号源是光源，其特殊的信号源导致了光纤传输中的传输线路码型的改变，使得双极性码型不能再在光接口中传输。因此光纤线路传输码型的研究是十分有必要的。86787
一种新的有效的线路码型就是mBnB码，本文研究的重点就是mBnB码中的一种，4B/5B编码，就是用5bit的二进制数来表示4bit二进制数。在百兆以太网中采用的4B/5B编码与MLT-3编码组合方式，发送码流时先进行4B/5B编码，再进行MLT-3编码，最后再上线路传输。
本课题要求采用自定向下的设计方法，在Quartus II开发环境下，使用Verilog硬件描述语言设计并实现4B/5B码的编码和解码模块。结果使用ModelSim进行功能检测，并验证其正确性。
毕业论文关键词：Verilog；Quartus II；4B/5B；ModelSim
Abstract With the continuous development of communication technology, the transmission medium has been changed。 As an extremely efficient and secure transmission medium, the optical fiber has been widely used。 But with is technical change, due to the signal source of the optical fiber transmission light, its special signal source resulted in changes of optical fiber transmission in transmission line code, the bipolar code cannot again in the optical interface transmission。 So it is very necessary to study the transmission code of optical fiber transmission lines。
A new effective line code is mBnB codes, in this paper, the focus is mBnB codes,4B/5B encoding is 5bit binary number said 4bit binary number。 Used in the 100M Ethernet 4B/5B encoding and MLT-3 code combinations, send stream first of 4B / 5B encoding, then MLT-3 coding and finally to a transmission line。
This topic requires the use of top-down design method, in the II Quartus development environment, the use of Verilog hardware description language design and implementation of 4B/5B code encoding and decoding module。 Using ModelSim to detect the results of function, and verify the correctness of the results。
Keywords：Verilog; Quartus II; 4B/5B; ModelSim
目 录
第一章 绪论 1
1。1本课题研究背景及意义 1
1。1。1 研究传输码型的必要性 1
1。1。2选择码型应满足的主要要求 1
1。1。3 mBnB码 1
1。1。4 4B/5B编码介绍 2
1。2本课题主要研究的内容 2
1。3论文结构安排 2
第二章 Verilog HDL语言介绍 3
2。1从数字电路讲开来 3
2。1。1集成电路设计流程简介 3
2。2 采用Verilog HDL设计复杂数字电路的优点 5
2。2。1 Verilog HDL比较于传统电路的优点 5
2。2。2。 Verilog HDL自身的优越性 6
2。3 Verilog HDL的设计流程简介 6
2。3。1自顶向下（Top-Down）设计的基本概念 6
第三章 开发环境搭建 7
3。1 Quartus II的环境搭建 7
3。1。1Quartus II简介及安装 7
3。1。2Quartus II的设计流程 基于Verilog的4B/5B编解码器设计与仿真:http://www.youerw.com/tongxin/lunwen_115233.html