Verilog HDL，可以称之为一种行为描述语言，但是它也是一种结构描述语言。这也就是说，所设计的电路的Verilog HDL模型可以通过电路的功能描述以及元件与电路之间的连接。Verilog模型可以是实际电路中不同程度的抽象模型，以下共有五种抽象层次及其所对应的模型类型。