 拥有多种串行总线和网络端口并支持多种通信协议的互联；

 使用内嵌的PLL模块以便于系统的时序电路管理；

 拥有高速率的信号传输，LVDS高达640Mbps；

 处理功耗支持Nios II 系列嵌入式处理器；

 采用新的串行配置器件的低成本配置方案[10]。

该款芯片拥有5980个逻辑单元，片内存储器RAM为90KB，两个锁相环，最大用户I/O数量为185个，单端I/O支持LVTTL、LVCMOS等标准。

2.1.2 软件开发平台

Quartus II 7.0 提供了完整的多平台设计环境，能满足各种特定设计的需要，是单芯片可编程系统设计的综合环境和 FPGA 开发的基本设计工具。Quartus II设计工具完全支持Verilog的设计流程，其内部嵌有Verilog逻辑综合器。同时，Quartus II 具备仿真功能，同时也支持第三方的仿真工具，如ModelSim。此外，Quartus II 与 MATLAB 和 DSP Builder 结合，并可以进行基于FPGA的DSP系统开发，是DSP硬件系统实现的关键EDA工具。

Quartus II 还包含许多十分有用的 LPM 模块，它们是复杂或高级系统构件的重要组成部分，在 SOPC 设计中将被大量使用，也可与 Quartus II 普通设计文件一起使用。Altera 提供的参数化的宏功能模块和 LPM 函数均基于Altera 特定器件的硬件功能[11]。源.自/优尔·论\文'网·www.youerw.com/

2.2系统总体方案

本系统采取了以FPGA为控制处理核心、SDRAM为图像存储器的FPGA实时视频处理系统的设计。系统以Quartus Ⅱ为软件开发环境，以Verilog硬件描述语言为开发语言，通过对FPGA内部的逻辑资源进行编程调用，实现图像处理和驱动外围硬件的功能