(1)目前的CPLD主要是基于E方存储器或者闪存存储器编程,编程的次数多。它的优点是即使在系统断电的情况下,编程的信息也会自动存储。在编程上CPLD又可以分为两种，一种是在编程器上编程，另一种是在系统编程上编程。ISP器件是不需要编程器的,而是直接将器件焊接在印制板上,再通过编程电缆进行编程,所以ISP器件的编程、维护、调试都十分方便。

(2)CPLD是将多个PAL高度集成到同一个芯片,和PAL有相似的结构。CPLD器件中至少应有三种结构:可编程逻辑功能块(FB);可编程I/O单元;可编程内部连线。

(3) 在速度上CPLD优于FPGA。因为FPGA是入门级别的编程,而且和CLB是采用分布式互连的方式进行连接的。和FPGA不同的是CPLD是逻辑块级的编程,而且是采用集总式的方法进行互连的。因此,CPLD的速度和时间可预测性都比FPGA来的高,相同的是CPLD和FPGA都可以给出相互引角间的最大延迟时间。

(4)FPGA/CPLD软件包中有所需的各种输入工具和仿真工具以及其他的全线产品,电子工程师能够在较短的时间内完成电路的设计以及芯片的制作。

(5)FPGA/CPLD简单易用，大多数电子工程师都选用它进行电路的设计。文献综述

2.2  系统的设计思想及需实现的功能和要求

2.2.1  系统的设计思想

本设计分为电子钟设计和计价器设计，一般使用VHDL语言设计并实现整个系统，选用Xilinx公司的F1.5系统做为编程环境。设计电子钟程序时需显示的计量有时、分、秒，并且时间是可调的。设计计费器程序时需显示的计量有行驶路程、总金额、等待时间。本设计需要生成最终的目标文件(3.sof),通过国际标准测试协议的端口进行下载、Byte2Blaster编程电缆并行口PS配置,将设计数据下载到对应的CPLD中。

2.2.2  系统实现的功能及要求

出租车计费系统需实现两个功能：一是电子数字钟的显示，另一个是计费部分，（详见附录图3-1）。

1、电子钟实现功能及要求：

（1）LED数码管上需显示时、分、秒；

（2）能够实现清零，清零按键设为clr，clr信号有效时，小时和分钟都置为1；

（3）能够调整小时的设置，并置按键，使得小时每增加1，分钟也能增加1。

2、计价器实现功能及要求：

（1）计费器能够预置起步费，行车少于或等于1.5公里，并且累计等待时间在2分钟以内，起步费为3块钱；

（2）实现计价、计时、计程功能。

计价部分为：设置起步费为6元，行车超过1.5公里按每公里1元进行计费，累计等待时间在2分钟以内不进行收费，超出2分钟的部分按每分钟1.5元计费。计费不能超过999.9元，分辨率为1毛钱。

计时部分为：当乘客等待时间达到60分种时，量程会自动清零。计时分辨率为1分钟。来!自~优尔论-文|网www.youerw.com

计程部分为：计算行车里程时，计程器的量程范围是0~99公里，达到99公里时量程会自动清零。计程分辨率为0.1公里。

（3）在设计动态扫描显示电路时能够显示出租车费、行驶路程、等待时间这些信息。

（4）汽车每行驶0.1公里脉冲传感器就会发出一个脉冲来替代所行驶的里程。

3  硬件设计

3.1  硬件描述语言VHDL

VHDL是超高速集成电路硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language）的缩写，是当前应用范围最广的硬件描述语言之一。VHDL语言的功能十分强大，不但能够适应了当今电子技术的发展需求，还能促进了电子技术的进步。很多著名的EDA公司都支持并使用VHDL语言。VHDL语言编程所设计的产品能够轻易做到技术共享，而且VHDL语言最适合用于CPLD和FPGA等电子系统的设计。