Keyword:FPGA      DDR3 SDRAM chip        memory controller      high-speed     VHDL

本科毕业设计说明书 第 I 页

目 次

1 引言 1

1。1 研究背景 1

1。2 国内外研究现状 2

1。2。1 存储器的发展现状 2

1。2。2 内存控制器的发展现状 4

1。3 研究的主要内容 5

1。4 论文结构 5

2。 FPGA 设计基础与 DDR3 SDRAM 关键技术 7

2。1 FPGA 设计基础 7

2。1。1 FPGA 概述 7

2。1。2 FPGA 设计流程 8

2。1。3 VHDL 语言基础 10

2。2 DDR3 SDRAM 关键技术 10

2。2。1 DDR3 SDRAM 新特性 10

2。2。2 DDR3 SDRAM 工作过程 11

3。 DDR 控制器的设计 14

3。1 图像数据解码 15

3。2 内存控制器 15

3。2。1 时钟模块 17

3。2。2 读写控制模块 17

3。2。3 MIG tool 模块设计 20

3。3 千兆以太网控制 21

4。 DDR 控制器实现及验证 23

4。1 单个数据的读写验证 23

4。2 多个数据的写验证 26

4。2 多个数据的读验证 27

结 论 30

致 谢 31

参考文献 32

1 引言

近年来，计算机系统的带宽和主频已经达到到了一个非常高的程度，这对 组成计算机系统的各个部分都提出了很高的性能要求，必须匹配上相应的带宽指 标，才能实现计算机系统的高速化运行，而存储器作为计算机系统的重要组成部 分，其对于数据的存取速度受到格外的关注[1]。另一方面，在高速图像处理领域， 为达到对数据进行高速大容量、高带宽和实时性强的采集要求，需要选择高带宽 和大容量的动态存储器。DDR3 SDRAM 以其高性能、低功耗的特性，在存储器 领域中，占据了很重要的地位，也因此成为了高速图像处理领域储存器件的首选 方案[2]。DDR 控制器作为直接对 DDR 的运行进行控制的部件，其性能的优略直 接影响了系统对数据的存储能力。所以，研究实现 DDR 控制器具有很高的实用 价值。

1。1 研究背景

进入 21 世纪，全球已经完全步入了信息化的时代，随着计算机系统的不断 完善，各行各业都进入了大数据时代，而作为数据储存的载体——存储器，其也 得到了很大的发展。在集成电路问世以来，其发展的方向一直朝着高集成度化和 微型化，作为集成电路核心的晶体管已经实现了 3D 结构[3]。到目前为止，集成 电路的发展依旧遵循着摩尔定律，即每 18 至 24 个月，半导体集成电路的集成度 将提高一倍，性能也将提高一倍[4]。因此，现在一块存储单元的芯片上面，已经 集成了成千上万个晶体管，在 Intel 最新的 14nm 工艺中，每个存储器单元的面积