我国在50年代后期才广泛使用滤波器，主要的使用类型话仅仅是话路滤波和报路滤波。到21世纪初期，经过漫长的发展，虽然我国终于在滤波器的研制、生产和应用等领域有了质的飞跃进入国际发展轨道，但是我国的实际情况依旧不够乐观，研制机构的缺少，落后的集成工艺和材料工业，都导致我国许多新型滤波器的研制、开发应用的等方面和国际化总体发展水平有一定的距离。

1。4  研究思路

通过比较数字和模拟滤波器，得知数字滤波器的优点明显。分析比较实现滤波器的三种方法，FPGA的发展趋势，以及滤波器技术的设计要求，认为采用FPGA实现数字滤波器更加适合，故采用FPGA实现数字滤波器的方法。进而通过分析和理解IIR、FIR滤波器结构，得知IIR滤波器采用递归结构，FIR滤波器采用非递归结构，IIR滤波器的结构有三种：直接型（直接I型、直接II型）、级联型、并联型。FIR滤波器的基本网络结构有串行结构、改进的串行结构、并行结构等。根据滤波器的原理，结构和设计指标，采用基于Matlab平台，通过在Matlab中编写程序或者使用滤波器设计工具交互式FDATool和SPTool来设计IIR和 FIR滤波器，得出滤波器的参数，并进行功能性仿真。最后修改通带边界频率、阻带边界频率、通带最大衰减 阻带最小衰减等参数，观察对比滤波器响应的变化。本文采用基于FPGA的DSP方案，使用FPGA完成DSP功能，既能有效克服传统DSP系统的弱点，也能利用FPGA本身的诸多优势。FPGA构成DSP电路可以以顺序和并行方式工作，并行工作方面，FPGA与ASIC/ASSP相当，大大优于DSP处理器。DSP处理器需要大量时间来完成运算指令，由于FPGA中使用了各种状态机，FPGA仅仅只需要一个时钟周期就能完成运行工作。恰好由于FPGA中使用的各种状态机，在顺序的方式执行工作方面，FPGA通常也比DSP处理器快。现在的大容量FPGA和相关的开发技术在DSP数据大吞吐量、数据的纯硬件处理方面和可重配置的DSP应用领域都有独到的优点，FPGA在传统DSP处理器很难攻克的技术瓶颈上，也早已有了突破性应用。

利用MATLAB的Design Filter中的FDATool获取FIR滤波器系统传递函数的滤波器系数，利用DSP Builder设计库，根据滤波器的结构，拖入滤波器电路需要的电路模块，并设置各个模块的参数，然后连接电路，完成滤波器的设计。同时设计扫频模块时，将扫频模块与滤波器连接，对滤波器的波形进行仿真，来验证设计滤波器是否达到预期的功能，最后将滤波器电路下载到硬件开发平台进行电路测试与分析，在示波器上观察扫频信号经过滤波器后的波形。

贯穿整个设计流程的是基于Matlab/Simulink、DSP Builder和QuartusⅡ等现代工具软件的现代DSP开发设计流程，DSP Builder设计流程框图如下。

图1。1  DSP Builder设计流程框图

整个设计流程包含从原理描述、电路设计与仿真直到硬件平台上的电路测试与分析，整个过程都在一个完整的设计环境中，DSP Builder设计框图也清晰地展示了一个自顶向下的EDA流程，此设计流程集涵盖了DSP应用开发，EDA技术和SOPC设计。DSP Builder是一个系统级（算法级）设计工具，它把系统级（算法仿真建模）和RTL级（硬件实现）的设计工具联系起来，使算法开发到硬件的实现完美结合。

方案中的采样频率基于奈奎斯特采样定理，为了保证这些经调制的输入信号谱之间不互相重叠，以致混叠，采样频率需要满足大于信号包含最高频率的两倍，这就是奈奎斯特采样定理。当然，如果输入信号的频率含有大于Fs /2（采样频率）的频率成分，信号就会进入欠奈奎斯特频率区域，出现混叠，对于实际设计中需要检测出想要信号就会变得非常困难。其中的混叠效应表现为噪声和信号波形失真。