根据FIR 数字滤波器的对称特性,可以将串行结构进行改进，得到改进的串行结构，如图3。2。即将系数相同的模块先进行相加，再对相加的结果进行串行乘累加。这样，乘累加次数减半，完成一次滤波的时钟周期也就减半，从而提高了处理速度，但其缺点也是要消耗很多的硬件资源[8]。文献综述

图3。2  FIR滤波器的改进的串行结构

FIR 滤波器的并行实现结构是将串行结构展开，如下图3。3，根据滤波器的信号流图用多个乘法器和加法器并行实现，并行进行滤波，其滤波速度加快，滤波器的输入端只需要一个时钟脉冲的时间，就可以完成滤波，但是大量的累加器占用了大量的FPGA 资源，且这些器件的延迟也非常大，使得工作频率不能设置过高[9]。

图3。3  FIR滤波器并行结构 

在实际数字滤波器设计中，到底选择滤波器的并行结构还是串行结构时，需要同时考虑资源与速度的因素，再来做出选择。 

3。2  FIR滤波器的实现方法

从数字滤波器的概念及基本原理来分析，得出常见的三种FIR数字滤波器设计方法，即:窗函数、频率抽样和切比雪夫逼近[10]。窗函数法是从时域进行设计，利用傅里叶变换求出理想滤波器的单位抽样响应，又由于理想滤波器的是无限长的，所以需要对进行截断，所以加时间窗对其进行截断，来求得FIR滤波器的单位抽样响应[11]。其中根据设计的技术要求，选取合适的阶数和窗函数的种类（矩形窗、三角形窗、汉宁窗等[12]），选择幅频特性最为逼近的理想滤波器幅频特性的窗函数种类。这种方法简单，方便，但是缺点是边界频率不容易控制。由于窗函数设计法是从时域出发来设计的，而一般的设计技术指标是从频域来设定的，为了更直接地设计滤波器，就采用频率抽样法[13]，频率抽样法是将给定的理想频率响应等间隔抽样最后得出滤波器的系数[14]，这种方法直观，但是同样的边界频率不容易控制。切比雪夫逼近法是一种等波纹逼近法，即找到一切比雪夫多项式，使得它对一区间的函数的偏差小于其他的多项式，实际证明这种多项式是唯一存在的[15]。这种方法频带的误差均匀分布，对于同一设计要求，设计的滤波器阶数最小，逼近法在设计同一种滤波器的情况下最大误差也最小。

3。3  IIR滤波器的原理与结构来`自+优-尔^论:文,网www.youerw.com +QQ752018766-

IIR滤波器采用带有反馈环路的递归型结构，所以也把IIR滤波器称为递归滤波器，其结构通常由延时、相乘和相加等基本运算组成，是一类递归型的线性时不变因果系统，其差分方程为下式进行z变换，可得表达式（3。4）： (3。4)

于是得到IIR数字滤波器的系统函数式[16]（3。5）： (3。5)

其中，和中的延时单元不能共用，需要M+N个延时单元,为了减少延时单元，对于线性单元，式(3。5)也可以写成式(3。6)：

IIR滤波器有三种结构，直接型，级联型，并联型[17]，以设计的4阶IIR滤波器为例，直接型IIR滤波器由给出的差分方程直接实现，信号流图如图3。4：

图3。4  直接I型信号流图

直接Ⅱ型由两个网络级联，级联系统总的输入输出与子系统的顺序没有关系,系统函数的表达式改写成如下形式（3。7）：