综上所述采用方案2。

2。3 主控制器模块

方案1：可编程逻辑器件CPLD作为控制器。 CPLD可以实现各种复杂的逻辑功能，大规模，高密度，小体积，高稳定性，丰富的IO资源，容易扩展功能。并行输入输出，提高了系统的处理速度快，适合于大规模的控制系统的控制中心。但是本系统不需要在数据处理速度快的要求好，复杂的逻辑功能也不是很高。而且从视图利用和经济的角度，我们不得不放弃这个计划。

方案2：使用STC89C52 MCU为整个系统的核心，用于控制锁定控制，以达到预期的性能。系统全面的分析，关键是要控制锁，但在这一点上，单片机透露其优势：控制简单，方便，快捷。单片机能以自身丰富的资源充分发挥，有一个更强大的控制功能和位寻址的操作功能，成本低的优点。 STC89C52单片机具有强大的位操作指令，I / O端口可以位寻址的程序空间高达8K，足以满足本设计中更多的，更可贵的是STC89C52单片机非常低的价格。因此，这个程序是一个理想的解决方案。从容易使用的观点出发，我们选择方案2。论文网

3 单元电路设计

STC89C52用直流电源供电。晶体振荡器电路的主要作用是提供一个基准频率振荡电路中发出的时钟信号产生电流。复位电路是使控制器的CPU和其它系统功能都在一个确定的初始状态，并开始从该状态工作。键盘接口电路键输入密码。解锁电路当用户输入密码正确，则单片机输出信号开门，解锁驱动器电路，然后驱动电磁锁，开门要达到的目标。当输入的密码不正确，报警电路，蜂鸣器发出警报。如下图3。1所示

3。1 整机电路原理图

VCC（40）：供电电压，其工作电压为5V。

GND（20）：接地。

P0端口（P0。0-P0。7）：P0口为一个8位漏极开路双向I/O口，在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。

P1端口（P1。0-P1。7）：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。在FLASH编程和校验时，P1口作为第八位地址接收。 

P2端口（P2。0-P2。7）：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。

P3端口（P3。0-P3。7）：P3口管脚是一个带有内部上拉电阻的8位的双向I/O端口，可接收输出4个TTL门电流。作为输入端时，由于外部下拉为低电平，P3口将输出电流（ILL）。

P3口同时为闪烁编程和编程校验接收一些控制信号。

复位RST(9)：复位输入。在振荡器运行时，有两个机器周期（24个振荡周期）以上的高电平出现在此引脚时，将使单片机复位，只要这个引脚保持高电平，51芯片便循环复位。

ALE/(30)：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。如果微处理器在外部执行状态ALE禁止，则置位无效。

(29)：外部程序存储器的选通信号。在由外部程序存储器取指令期间，每个机器周期两次有效。但在访问外部数据存储器时，这两次有效的信号将不出现。

EA/VPP(31)：当保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，将内部锁定为RESET；当端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V的编程电源（VPP）。文献综述