伴随着越来越多的人加入到对视频信号的采集、记录、传送、处理与显示的相关研究，对各类用于研究测试的图像和视频信号的需求量也大大增加，而针对不同系统不同标准和目的的研究需要研究者提供符合格式要求的信号，同时视频处理器功用和性能的提升对信号发生器也提出越来越高的各类要求，模拟式的信号发生器逐渐难以满足我们研究和发展的需求，而对于那些可产生数字图像与视频的信号发生器，其输出在一定程度上受限于器件和系统本身，内容格式比较单一和固定，如果出于研究需求，需要对输出进行更改，就必须重新进行一系列设计和编程，过程繁琐麻烦，与日益增多的研究需求和对视频信号格式内容的丰富多变产生了冲突。因此我们需要研制一个能灵活便捷的对视频信号进行改变和操作的数字视频信号发生器。

而就日常观看的广播电视这一块来看，经过了模拟黑白电视，模拟彩色电视到数字电视的发展历程。所谓数字电视视频本质上是一串二进制数字信号，其来源于模拟电视信号的抽样、量化和编码，之后再进行一系列处理最终得到可见视频信号的显示[1]。数字技术的发展使得数据传输更加稳定方便，解码设备体积减小性能增强，数字视频已逐渐发展成为主流。目前，PAL制式是包括中国在内的许多国家正使用的标准电视制视。因此国内外的一系列研究中，往往需要对PAL制视频进行采集，记录和处理。设计制作一个能产生PAL制数字视频信号的信号发生器，也被提上了日程。虽然现在对这方面的研究已经比较深入和广泛，但依旧存在不少的问题，针对这些问题和不足进行改进仍然是必须和迫切的。

1。1。2  FPGA的结构与特点

    FPGA是一种常作为专用集成电路控制的一个分电路出现的半定制电路，因为它现场可编程的功能，FPGA具有比定制电路更好的复用易用性。从出现到发展至今，FPGA理念与技术已经趋于成熟，应用范围和应用深度得到了充分的发展。

FPGA芯片主要由7部分构成，分别为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块[2]。其中前三个是其核心模块。

核心模块功能介绍如下：

1、可编程输入输出单元（IOB）

FPGA上可编程的输入/输出单元，简称I/O单元，作用是使芯片与外界电路连通，驱动与匹配输入/输出信号。FPGA内部的I/O单元按组进行分类，每一组均可独立支持不同标准。通过软件进行组合，可以具备适配多种复杂情况的能力。它的内部结构图如下： 图1。1  典型的IOB内部结构

2、可配置逻辑块（CLB）

CLB是FPGA内的基本逻辑单元之一，他的基本结构是逻辑元件LC，CLB可被用于实现组合与时序逻辑，配置为分布式RAM与ROM。结构示意图如下：

图1。2  典型的CLB结构示意图

3、数字时钟管理模块（DCM）

大多数FPGA均提供数字时钟管理。其中高级的会用到相位环路锁定。相位环路锁定

具有使时钟精准，颤抖减小，完成过滤等功用。

芯片结构如下：

图1。3  FPGA芯片结构

鉴于FPGA运作速度快，开发周期短，设计中的程序可以反复修改的优点，它渐渐成为了数字电路设计中采用的首选技术，尤其适用于去满足目前信息处理技术上对于视频和图像信号数量和质量两方面的苛刻要求。因此，本论文所设计的基于FPGA的PAL制视频信号发生器，其意义在于拓展系统应用范围，增强信号质量与精度，节约系统成本。