- 上一篇：AT89C51单片机多功能数字时钟的设计+源程序
- 下一篇：BPA与PSSE数据转换接口程序的开发
（2）AT89C51的主要特性
与MCS-51 兼容、4K字节可编程FLASH存储器 、寿命：1000写/擦循环、数据保留时间：10年、全静态工作：0Hz-24MHz、三级程序存储器锁定、128×8位内部RAM、32可编程I/O线、两个16位定时器/计数器、5个中断源、可编程串行通道、低功耗的闲置和掉电模式、片内振荡器和时钟电路。
（3）对AT89C51特性描述
AT89C51 提供以下标准功能：4k 字节Flash 闪速存储器，128字节内部RAM，32 个I/O 口线，两个16位定时/计数器，一个5向量两级中断结构，一个全双工串行通信口，片内振荡器及时钟电路。同时，AT89C51可降至0Hz的静态逻辑操作，并支持两种软件可选的节电工作模式。空闲方式停止CPU的工作，但允许RAM，定时/计数器，串行通信口及中断系统继续工作。掉电方式保存RAM中的内容，但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。
（4） AT89C51管脚说明
VCC：供电电压。
GND：接地。
P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P0口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须接上拉电阻。
P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收，输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为低八位地址接收。
P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。 P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下表所示：
口管脚 备选功能
P3.0 RXD（串行输入口）
P3.1 TXD（串行输出口）
P3.2 /INT0（外部中断0）
P3.3 /INT1（外部中断1）
P3.4 T0（计时器0外部输入）
P3.5 T1（计时器1外部输入）
P3.6 /WR（外部数据存储器写选通）
P3.7 /RD（外部数据存储器读选通）
P3口同时为闪烁编程和编程校验接收一些控制信号。
RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。 ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
-
PLC三十万大卡冷水机组电控设计+梯形图
-
十三万大卡冷水机组电控系统设计+梯形图
-
RTU微机电量参数测控与保护装置设计
-
NIMAX多轴伺服运动控制卡应用设计
-
基于蓝牙4.0技术多功能门禁系统设计
-
车站信号微机监测系统设计
-
UPPAAL铁路信号微机监测系统通信过程仿真
g-C3N4光催化剂的制备和光催化性能研究
NFC协议物理层的软件实现+文献综述
巴金《激流三部曲》高觉新的悲剧命运
江苏省某高中学生体质现状的调查研究
C++最短路径算法研究和程序设计
现代简约美式风格在室内家装中的运用
浅析中国古代宗法制度
上市公司股权结构对经营绩效的影响研究
高警觉工作人群的元情绪...
中国传统元素在游戏角色...