由于锁相环路的窄带跟踪滤波特性，锁相环频率综合器可以较好的抑制寄生分量与杂散分量，同时可避免使用大量滤波器，从而易于集成化[5]。此外，锁相环频率综合器还可以具有很宽的频率输出范围，且其频率稳定度高。这些优势使其在许多领域应用广泛。整数频率综合器输出信号的最小频率间隔即为参考频率，这意味着要提高分辨率则会增加频率转换时间，采用应用Σ-Δ调制技术的小数分频法可以较好的解决这一问题。

1。3。3  直接数字频率综合器

直接数字频率合成技术，简称DDS，出现在20世纪后期，由J。Tierncy等三位美国科学家提出。大规模集成电路、超大规模集成电路的出现带来微电子技术的飞跃，直接数字频率综合器也随之得到迅速发展，且关注度日益提升。DDS主要由相位累加器、波形存储器（ROM）、数模转换器、低通滤波器和参考时钟等几部分构成其基本结构[6]。首先根据Nyquist采样定理等原理与技术，对模拟信号进行抽样获得其对应数字信号，并将这些数字信号存储在ROM中。当每个参考时钟周期到来时，频率控制字在相位累加器内进行线性相位累加，输出的相位值对ROM进行寻址，取出ROM中存储的波形幅度码，然后经数模转换器产生模拟波形，该模拟波形为阶梯波，通过滤波器滤波平滑后可输出相应波形。

由于DDS系统不存在反馈环节，因此其频率转换速度很快；DDS具有极精确的频率分辨率；不仅如此，改变DDS输出频率时其信号相位具有连续性，且基于DDS的数字化结构，易于实现频率、幅度等的灵活调控。这些优点使得DDS在通信、导航及仪器仪表等领域得到广泛应用，但其也有一些不足之处。首先DDS的最高输出频率有限，现有的DDS芯片通过采用GaAs工艺可以将其输出频率上限提高。其次DDS的杂散性能较差，DDS的输出杂散主要由以下四方面造成：ROM有限字长引起的ROM幅度量化误差、相位截断、DAC转换误差和时钟信号泄漏[18]。ADI早期的芯片AD9831，其杂散就较大。随着工艺与技术的改进，DDS的杂散性能已得到了一定程度的提高，但总的来说，如何更好的抑制DDS的杂散仍是其研究热点之一。

1。3。4  混合式频率综合器

以上频率合成技术均存在各自的优缺点，在工程上为获得较为理想的综合性能，常采用混合式频率合成技术将以上三种频率合成技术相结合使用，取长补短以实现性能优化，但同时混合式频率综合器也有可能引入新的难题。具体混合方案的选择主要考虑带宽、频率分辨率、频率转换时间、相噪和杂散等指标，往往需要在这些指标上进行折衷。常见的混合方式有：DDS与DS混合、PLL与DS混合以及DDS与PLL混合。具体的实现混合的方法又有许多。其中DDS与PLL混合频率综合器的应用最为广泛，在这种混合方式中，DDS极精确的频率分辨率和极迅速的频率转换速度可以弥补PLL的不足，相对的，PLL较宽的频率输出范围与较高的频率上限以及较好的杂散性能可以弥补DDS的缺陷。与此同时，不可避免的也会带来部分指标相比单独采用一种合成技术时有所恶化的可能。合理设计的采用DDS技术与PLL技术相结合的频率综合器往往在带宽、变频速度、分辨率、相噪与杂散等指标上都有较为良好的表现。此外，混合式频率综合器不仅可以综合性提高系统总体性能，还能降低采用单一合成技术达到较为困难指标的成本。

如今的频率合成技术已经发展到相对而言较为成熟的阶段，但仍存在许多不足。在实际应用中需要考虑的因素很多，综合考虑各种因素折衷选择指标，并对其有所改进或取舍以选择合理的设计方案，混合式频率合成技术是一种灵活且行之有效的方法。