前面我们提到，整数频率综合器的VCO输出信号以参考频率为最小频率间隔，这使得频率综合器的分辨率有限，按工程经验来说，提高分辨率则会增加频率转换时间，且提高分辨率的同时需要采用带宽很窄的环路滤波器，这增加了锁相环的调整时间。小数频率综合器相对于整数频率综合器而言灵活许多，但其引入的分数杂散也使其大受限制，近几年来对小数频率综合器杂散的抑制日趋得到重视，相应的许多抑制杂散的方法便应运而生使得小数频率综合器的实际应用得到了扩展，目前应用Δ-Σ调制技术的小数分频锁相环是最为普遍的。小数分频器的分频比形式为N+μb，N为分频数的整数部分, μb是小数部分。这里主要介绍工程上经典的一阶Δ-Σ调制。文献综述

图2。2  小数分频锁相环结构

如图2。2所示，小数分频锁相环的分频器由Δ-Σ调制器和双模分频器组成，双模分频器的分频比设计为N/N+1，Δ-Σ调制器内含有用于求和的积分器[9]。我们可以这样理解一阶Δ-Σ调制，首先设定分频控制字K，起始分频数为N，在每个参考信号周期内，Δ-Σ调制器对K进行误差累加，分频器进行N分频，当误差累加值不小于小数分频数分母的时候，用该值减去其分母值，同时Δ-Σ调制器产生溢出信号控制分频数变为N+1。尽管瞬时分频数有误，但整体平均来看就可获得所要求的小数分频数。下面对一阶Δ-Σ调制进行数学分析，其数学模型如图2。3。

图2。3  一阶Δ-Σ调制的数学模型

图2。3中，E(z)为量化噪声，由该图可得一阶Δ-Σ调制的传输函数为：

由式2。1可知，反馈回路可以正常传输输入信号, 但对量化噪声进行了一次微分处理[10]。量化噪声E的传输因子为，将代入其中，若视量化噪声E为白噪声，作出其传输因子的频域特性图，如图2。4。可见E的传输因子幅度在低频较小，高频较大，这意味着Δ-Σ调制器将量化噪声功率移向高频处，降低了所需带宽内的噪声能量，也就是Δ-Σ调制器具有噪声整形功能。利用环路滤波器即可滤除高频噪声。我们还可以由此推断出，若对量化噪声进行更多次数的微分，Δ-Σ调制器能够更好的进行噪声整形[9]。标准型高阶Δ-Σ调制器的传输函数为：

实际应用来说，综合考虑稳定度、设计的复杂程度及相噪和杂散性能等因素，常采用三阶Δ-Σ调制器。过高阶次的Δ-Σ调制器是不现实的，一方面其噪声不易经环路滤波器滤除且稳定性难以保证，另一方面设计复杂程度会大大增加。图2。5画出了三阶以下的Δ-Σ调制器的量化噪声传递因子的频域特性图，可见三阶Δ-Σ调制器的性能较为良好。来`自+优-尔^论:文,网www.youerw.com +QQ752018766-

图2。4  一阶Δ-Σ调制中量化噪声传输因子的频域特性

图2。5  Δ-Σ调制中量化噪声传输因子的频域特性对比图

2。3  锁相环电路的主要组成模块

2。3。1  鉴相器

鉴相器，顾名思义，其在锁相环中的作用是相位比较：将两路信号进行比较并产生与其相位差具有一定对应关系的电信号。由上文介绍的锁相环结构所示，鉴相器将经过分频后的VCO的输出信号与输入鉴相器的参考信号进行相位比较，随即输出与相位差具有某种函数关系的对应电信号，该电信号经环路滤波器后可调控VCO的输出。鉴相器的实现方法很多，常见的方法根据锁相环锁定时的相差主要可分为两类：一类是采用乘法器实现鉴相，此时锁相环在相差为90°时锁定，这种鉴相器又称正交鉴相器；另一类为数字鉴相器，锁相环在零相差锁定。本文所用的ADI公司推出的芯片采用的是数字鉴相器，因此在此简要介绍这类鉴相器。