摘要随着科学技术的发展，现场可编程门阵列FPGA越来越为人们所熟知，由于其集成度高、可靠性强、使用灵活，越来越得到工程界的重视，已成为当今不可或缺的一部分。总线具有结构简单、成本低廉、灵活易用的特点，被数字设计界普遍应用。82079

   本文利用Verilog HDL语言完成基于FPGA的视频解码芯片的总线配置，该解码芯片采用SAA7121H，先介绍了总线基础知识及Verilog HDL语言基础，然后将配置程序分为开始模块、从地址读取模块、子地址传输模块、数据传输模块、终止模块五个部分分别进行讲解，并通过QuartusⅡ对各个模块进行仿真，之后仍用QuartusⅡ对主程序进行仿真且下载到FPGA开发板上验证，证明了配置程序的正确性。

毕业论文关键词：FPGA； Verilog HDL； 协议 ；QuartusⅡ

毕业设计说明书外文摘要

Title     bus configuration design of video decoding  chip based on FPGA                               

Abstract With the development of science and technology,FPGA is becoming more and more familiar to people。It Get more and more attention of the engineering field,Because of its high integration, high reliability, flexible use,It has become an integral part of today。 bus is widely used in the field of digital design because

it has simple structure ,low cost and easy to use。

This topic uses Verilog HDL language to complete  bus configuration design of video decoding chip based on FPGA,the decoding chip uses SAA7121H。We introduces the basic knowledge of  bus and Verilog HDL language first,Then pide the configuration program into five parts ,including start module, address read module, sub address read module, data transmission module, stop module ,and then use Quartus II simulation each module and download to FPGA development board to verify。

Keywords  FPGA； Verilog HDL；  protocol ；QuartusⅡ

目   次

1  引言（或绪论） 1

2 总线技术的研究 6

2。1 总线的概念 6

2。2  总线的位传输 7

2。3 总线的数据传输 8

2。4 总线器件的子地址 10

2。5仲裁和时钟发生 11

3  Verilog HDL语言的基础知识 13

3。1 Verilog HDL语言的概念 13

3。2 Verilog HDL语言的基础语法 13

4 总线的配置设计及仿真 15

4。1 总线开始模块 15

4。2 总线从地址读取模块 17

4。3 总线子地址传输模块 17

4。4 总线数据传输模块 18

4。5 总线终止模块 19

4。6 总线主程序 19

结  论 20

致  谢 21

参 考 文 献 22

附录A  总线配置程序 23

1  引言（或绪论）

1。1本文的研究背景及结构安排

伴随着FPGA朝着更加微型化、高集成度发展，其在电子设计领域的地位越来越重要。总线结构简单，灵活多变，亦受到国内外用户的青睐。现如今，发达国家主要应用Verilog HDL硬件描述语言，我国的台湾及一些大型电子机构亦如此。为了使学生能了解并掌握总线协议，指导老师富老师提出了本课题，既让学生掌握了硬件描述语言，还加强了学生的自主学习能力及动手实践能力。本文使用的视频解码芯片为SAA7121H，是较为常见的一款芯片，用于许多电子产品中，如DVD影碟机等。图1。1为SAA7121H的电路框图，图1。2为SAA7121H的引脚图。本文研究方向是基于视频解码芯片的总线设计，因此先介绍了总线的基本概念及基础协议，然后介绍了Verilog HDL语言及FPGA的基础知识，最后将本文的研究成果分模块进行介绍及呈现QuartusⅡ的仿真结果。