2.2  Verilog硬件描述语言简介
     此次课题设计所基于的Verilog HDL（HDL:Hardware Description Language）是一种已经被大范围地使用的硬件描述语言，在现代的通信系统的开发设计中, 愈来愈多的模块和算法都优先采用了这门可编程逻辑器件语言。该硬件描述语言会采用形式化的编译方法，其主要特点具有结构清楚、方法简单、对应功能齐全、模拟速度极快以及可以由多种数据库支持等诸多优点。要说起现在全球范围内流行推广度最高的硬件描述语言，那绝对非Verilog HDL莫属了，它作为一项重要的集成电路设计开发语言，在相关技术上更是一种采用文本的形式来较为直接地描述数字硬件项目系统的结构以及行为的语言，我们可以利用它来对逻辑结构电路线路图以及逻辑电路表达式等等进行详细地表示，同时我们也可以用它来表示数字逻辑系统内所需要我们来完成的一些不同的逻辑功能，清晰易理解、易文护精进、方便调试。能够非常直观、准确地描述整个硬件数字电路，同时也能较大范围地运用于模拟验证、综合设计等等诸多方面的领域，目前很多集成电路以及很多相关硬件开发设计行业也对它寄予了高度的关注与重视。verilog作为当今国际上引领主流的硬件描述语言，它的应用范围之大是在所有数字逻辑电路以及程序项目芯片中的前端设计里有目共睹的。它是当前硬件描述语言设计编译方法的基础，也是对各芯片进行设计的过程中采用的最主要的手段之一。Verilog的值变转储：VCD的文件项目格式数量已在原来的基础上扩展到目前的四种之多，这使得它能够为更多更详细、功能更为多样化的线网强度端口提供技术上的支持，使得它能够应对的各类复杂的变化情况，并且这门硬件描述语言主要是专门面向硬件电路和系统开发设计来使用的，所以，绝大多数半导体公司也采用这一形式。这十几年来,数字逻辑模拟电路的设计开发技术进步发展得极其迅猛快速。随着数字系统的复杂程度愈来愈高, 而开发周期的要求愈来愈短, 数字电路的相关设计工具也在逐步更新，这在一定程度上使其具有了更高的模拟控制能力，也改善了工具的交互使用能力。硬件描述语言作为一种设计和验证逻辑电路的重要工具, 现在已深受越来越多开发设计者的青睐。可编程电路逻辑器件的性能也在迅猛发展, 这在硬件平台上使得为我们所用的硬件描述语言变得更为可靠有效。
     设计开发者们在专用集成电路以及现场可编程门阵列FPGA的程序应用中开始进行基于VerilogHDL的硬件设计, 这能够采用自顶向下即Top-Down的主体设计思路,而且可以在较高的技术水平和研发平台上直接去开发, 这样不仅减少了设计时间, 同时也提高了工作效率, 最重要的是增强了该各方面系统的可持续升级性以及可大范围文护性。它所具备的一个最大的特点就是方便易学，有接触过C语言开发的就将具备一定的基础，VerilogHDL在当初刚被设计开发出来时，其初衷就是让它成为一种语法基本上与C语言有些相似的硬件描述语言。C语言的应用领域之广泛是总所周知的，它的许多语法结构与要素早已被很多编程者所习惯并掌握。而且Verilog硬件描述语言在很多方面具有C语言的表达风格，在这一点上可以使得两者互相间非常好地彼此配合着使用，与此同时我们也可以用它来提高Verilog在相关硬件上描述的准确完整性，为的是更为有效快速地设计编译一个完善的逻辑项目系统。再进一步利用C语言语法结构和开发的广泛性以及在调试过程中功能完善等其他各方面的特性对项目中预期完成的各个功能模块展开编译设计， VHDL全自动智能洗衣机控制器的设计与仿真(5):http://www.youerw.com/zidonghua/lunwen_12070.html