最后我们需要对项目程序的结构进行较大的调整，把它变为多层次的并行，在完成代码的运行调试步骤之后，我们需要把verilog硬件描述语言的很多其独有的东西来对C编程代码进行一定的更替来保证它语法等上的准确。最终进入硬件描述语言的运行环境，做编译设计、调试仿真、连实际电路，来达到我们预定的设想。Verilog硬件描述语言的接口为广大编译开发者提供了非常实用、便利、选择性强的各类功能，它使得设计者就其数据结构而言能够采用C开展详细的分析。所以对我们在大一时较为深入地学习过C语言，这在很大程度上帮助我们在较短的时间范围内去学好这门VerilogHDL并予以妥善应用。因而开发设计这样与C较为类似的HDL将能够使得很多逻辑数字电路开发设计者更快更好地领会应用。与此同时，这也能够让我们在学习这门编程语言的同时去获得一些设计实际逻辑项目电路的经验，可以较过去更为深入地了解Verilog硬件描述语言在进行电路的描述的过程中诸多不可替代的点和其独有的优势，这两者的结合将适应更大更广的各类市场需求。
当然，VerilogHDL和C语言还是在很多方面存在一些差别的，其自身也具备一些十分独有的语言语法要点需我们慢慢学习掌握。比如像过程中的一些非阻塞赋值、向量形式线网以及寄存器等等，具体区别此处不详细列举。本次设计开发的全自动智能洗衣机控制器的设计与仿真主要运用了这门硬件描述语言，因而需对相关知识有一定的了解和掌握，并且对实际上机仿真调试能力也有一定的要求。基于Verilog硬件描述语言的全自动智能洗衣机模拟控制器的设计与仿真能够完成加水水、洗衣、漂洗、脱水等一系列非人为控制的智能过程。通过本课题的设计、编写程序、调试、仿真等过程将提高自己解决实际问题的能力，巩固已学的理论知识，建立verilog理论和实践的结合，从而能正确设计、编写整个任务。
2.2.1   Verilog硬件描述语言特点
（1）VerilogHDL是一种常见通用的硬件描述语言，在编译语法上，它有点类似于C语言，对于对C语言编程掌握得十分熟练的编程者而言，Verilog是可以在较短时间内学会并开展使用的。
（2）VerilogHDL具有其自动生成的可重入任务以及递归函数。
（3）VerilogHDL允许混合不同的抽象层次以使得开发设计同种模型的设计者能够依据开关设置、门级设计、代码定义、等多方面来注册在同一模型传递或行为的代码的硬件模型之中，这将有助于编译开发者去建立一个更好的层次性。
（4）VerilogHDL对于新增添的多文数组并没有数据类型的限制，在这一点上可以是任意的，并且也能够对多文数组开展位选和域选(bit select and part-select)。
（5）VerilogHDL已在全球范围内具备很大的覆盖率和影响力，因而绝大多数逻辑综合工具都能够支持这门硬件描述语言，这也在很大程度上推进了他的使用者的数量。
（6）VerilogHDL不仅具有带符号的各类算术扩展功能，此外还包括了带符号的各种符号强制转换和各类数据类型，在功能的实现性上具有很好的优势。
（7）对于一个开发语言来说，相关硬件制造厂商所供应的用于后期逻辑模拟的库亦是十分关键，在这一点上厂商有很大范围的选择空间来进行芯片设计。
（8）对编程者而言，可以写入已编译的C语言代码来与Verilog进行内部数据结构的融合，这将使得PLI（Program Language Interface）：编程语言接口变成一个功能十分完善、强大的单元供我们使用。
（9）VerilogHDL中新加的生成语句在多个实例中均可被用来建立多个模块和过程，有较好的支持性。 VHDL全自动智能洗衣机控制器的设计与仿真(6):http://www.youerw.com/zidonghua/lunwen_12070.html