锁相环同时包含了对频率的主动控制以及对相位地主动控制技术。人们对锁相环的研究最早起源于20世纪30年代[4]。在30年代无线电技术发展的初期锁相环数学原理方面的理论就己出现[5]。1930年同步控制理论的基础就已经建立。到1932年，法国工程师Bellescize发表了锁相环路的同步检波论和数学描述，这是对锁相环路的数学描述的第一次公开发表[6]。同步接收中,最早采用锁相技术，为检测同步波供给一个参考波形，与输入载波频率相同，同步检波能够工作在低信噪比条件下，且不会在大信号检波时出现失真的情况。84539

在50年代，空间技术的进步，让Jaffe和Rechtin利用锁相环路成功研制作出跟踪滤波器[7]。他们对含有噪声的锁相电路的线性化理论进行了研究，并发表了解决相关问题的文章。

六十年代初，Viterbi对无噪声锁相环路研究了其非线性理论方面的问题，发表了相干通信原理的论文[8]。到了1965年，半导体的改进促使蕴含锁相功能的芯片诞生，使其成本大为降低，才开始在各种领域大量应用。由于APLL稳定时，各部分工作状态是线性的，因此也叫线性锁相环LPLL[9]。APLL跟踪正弦信号相位的能力强，PD特性决定了它的环路特性。

现代通信行业对低功耗、低成本、高数据传输速率的需求提高，集成电路正在朝着低功耗、高集成度的方向发展。论文网

国外Hittite微波公司是在通信和军事市场拥有完整的MMIC解决方案的世界级供应商。HMC830LP6GE的优质因素在整数和小数状态下分别是-230/-227。双边带RMS抖动小于180fs。精确频率模式使得输出频率具有非常小的步进，做到0Hz频率误差。HMC830LP6GE已经在宽带范围内匹配到50欧姆，输出功率动态范围是9dB，其唤醒时间只有250微妙。

2007年底，国内的浩凯微电子有限公司研发出了高性能时钟锁相环IP系列产品。该锁相环系列采用了全新的结构，其独特的电荷泵以及差分VCO设计，使得PLL的噪声非常低。差分VCO的独特设计使输出时钟维持50％占空比，VCO本身的功耗也降低到常规设计的四分之一，解决了功耗大的问题。

相比国外而言，国内的IC设计水平相对落后，对于模拟环节的设计更是薄弱。CPPLL是应用最为广泛，它相对成熟，然而因为它的设计需要考虑的方面很多，所以其难度任然相当大。

目前锁相环的研究方向是快速锁定和低抖动，但锁相环是一个非线性的系统，它的优化收到很多参数的影响。压控振荡器噪声是高通的，而参考噪声是带通的。带宽如果太窄，压控振荡器噪声对整个环路的影响就会很大，而如果带宽太宽，又会使参考噪声的影响很大，因此锁相环难以集成所有的高性能。